性色欲情网站iwww,手机无码在线

內(nèi)容簡(jiǎn)介

　　測(cè)試是一種用于保證集成電路的穩(wěn)定性和有效性，是貫穿集成電路制造各個(gè)環(huán)節(jié)不可或缺的重要手段。而基于TSV的3D堆疊集成電路結(jié)構(gòu)的特殊性和設(shè)計(jì)流程的可變性則為測(cè)試過程帶來了新的問題和挑戰(zhàn)。本書首先對(duì)3D堆疊集成電路的測(cè)試基本概念、基本思路方法，以及測(cè)試中面臨的挑戰(zhàn)進(jìn)行了詳細(xì)的論述；討論了晶圓與存儲(chǔ)器的配對(duì)方法，給出了用于3D存儲(chǔ)器架構(gòu)的制造流程示例；詳細(xì)地介紹了基于TSV的BIST和探針測(cè)試方法及其可行性；此外，本書還考慮了可測(cè)性硬件設(shè)計(jì)的影響并提出了一個(gè)利用邏輯分解和跨芯片再分配的時(shí)序優(yōu)化的3D堆疊集成電路優(yōu)化流程；最后討論了實(shí)現(xiàn)測(cè)試硬件和測(cè)試優(yōu)化的各種方法。本書適用于3D堆疊集成電路測(cè)試的從業(yè)人員。無論是剛?cè)胄袠I(yè)的新人，還是經(jīng)驗(yàn)豐富的工程師，本書的內(nèi)容和可讀性都能為他們提供在3D測(cè)試領(lǐng)域做出貢獻(xiàn)并取得卓越成績(jī)所需的信息。對(duì)于這方面的科研工作者，本書也有一定的參考價(jià)值。

作者簡(jiǎn)介

　　Brandon Noia于美國(guó)北卡羅來納州杜克大學(xué)獲得生物醫(yī)學(xué)工程、電氣與計(jì)算機(jī)工程學(xué)士學(xué)位，電氣與計(jì)算機(jī)工程博士學(xué)位。研究涉及3D測(cè)試領(lǐng)域，如預(yù)鍵合的良好晶圓測(cè)試和3D重定時(shí)流程。他的研究方向包括測(cè)試設(shè)計(jì)、3D集成電路架構(gòu)和VLSI設(shè)計(jì)。Noia博士專注于3D測(cè)試領(lǐng)域，于2008年獲得SRC/Global Research Collaboration碩士獎(jiǎng)學(xué)金。2010年，獲SRC研究生獎(jiǎng)學(xué)金；2012年，獲ACM DAC學(xué)生研究競(jìng)賽第二名，杜克大學(xué)ECE研究生研討會(huì)的最佳口頭報(bào)告獎(jiǎng)，因在預(yù)鍵合TSV探測(cè)方面的工作獲TECHCON最佳演講獎(jiǎng)。

圖書目錄

譯者序
原書序
前言
致謝
第1章引言1
1.1測(cè)試基礎(chǔ)2
1.1.1測(cè)試分類3
1.1.2功能、結(jié)構(gòu)和參數(shù)測(cè)試3
1.2可測(cè)性設(shè)計(jì)4
1.2.1掃描測(cè)試4
1.2.2模塊化測(cè)試、測(cè)試外殼和測(cè)試訪問機(jī)制5
1.33D集成技術(shù)6
1.3.13D測(cè)試8
1.3.2總結(jié)9
第2章晶圓堆疊和3D存儲(chǔ)器測(cè)試10
2.1引言10
2.1.1晶圓堆疊方法10
2.1.2W2W堆疊與晶圓配對(duì)11
2.1.33D存儲(chǔ)器架構(gòu)和存儲(chǔ)器測(cè)試16
2.2靜態(tài)存儲(chǔ)器的測(cè)試成本和良率收益19
2.2.1靜態(tài)存儲(chǔ)器配對(duì)良率計(jì)算20
2.2.2存儲(chǔ)器配對(duì)的良率改善方法24
2.2.3晶圓配對(duì)測(cè)試成本評(píng)估27
2.2.4總結(jié)29
2.3動(dòng)態(tài)存儲(chǔ)器的良率收益29
2.3.1總結(jié)32
2.4堆疊DRAM中TSV電阻開關(guān)的故障建模33
2.4.1TSV字線的電阻開路故障的影響33
2.4.2TSV位線的電阻開路故障的影響35
2.4.3總結(jié)37
2.53D堆疊存儲(chǔ)器的層和層間冗余修復(fù)37
2.5.1單元陣列邏輯堆疊的
層間冗余37
2.5.2晶圓匹配與芯片間冗余共享對(duì)3D存儲(chǔ)器良率的影響41
2.5.33D存儲(chǔ)器中單芯片的全局BIST、BISR和冗余共享43
2.5.4總結(jié)47
2.6結(jié)論48
第3章TSV內(nèi)置自檢49
3.1引言49
3.2通過電壓分頻和比較器進(jìn)行TSV短路檢測(cè)和修復(fù)52
3.2.1TSV短路檢測(cè)/修復(fù)BIST體系結(jié)構(gòu)的設(shè)計(jì)52
3.2.2基于BIST結(jié)構(gòu)的TSV
修復(fù)技術(shù)55
3.2.3BIST和修復(fù)架構(gòu)的結(jié)果和校驗(yàn)55
3.2.4BIST和修復(fù)架構(gòu)的局限性57
3.2.5總結(jié)57
3.3基于讀出放大器對(duì)TSV進(jìn)行類DRAM和類ROM測(cè)試58
3.3.1盲TSV的類DRAM測(cè)試58
3.3.2孔壁開槽TSV的類ROM測(cè)試60
3.3.3類DRAM和類ROM的BIST的結(jié)果和討論61
3.3.4類DRAM和類ROM的BIST的局限性62
3.3.5總結(jié)62
3.4基于多電壓級(jí)環(huán)形振蕩器的TSV參數(shù)測(cè)試62
3.4.1環(huán)形振蕩器測(cè)試電路及缺陷模型63
3.4.2電阻故障檢測(cè)和電源電壓的影響65
3.4.3泄漏故障檢測(cè)和電源電壓的影響66
3.4.4環(huán)形振蕩器測(cè)試電路的檢測(cè)分辨率和面積開銷67
3.4.5基于環(huán)形振蕩器的BIST的局限性69
3.4.6總結(jié)69
3.5結(jié)論70
第4章基于TSV探測(cè)的鍵合前TSV測(cè)試71
4.1引言71
4.1.1探測(cè)設(shè)備及鍵合前TSV探測(cè)難點(diǎn)72
4.2鍵合前TSV測(cè)試74
4.2.1通過探測(cè)TSV網(wǎng)絡(luò)進(jìn)行參數(shù)化TSV測(cè)試79
4.2.2鍵合前探測(cè)的模擬結(jié)果82
4.2.3鍵合前TSV探測(cè)的局限性89
4.2.4總結(jié)90
4.3通過TSV并行測(cè)試和故障定位減少測(cè)試時(shí)間90
4.3.1一種并行TSV測(cè)試集設(shè)計(jì)算法的開發(fā)92
4.3.2創(chuàng)建測(cè)試組算法的評(píng)估95
4.3.3創(chuàng)建測(cè)試組算法的局限性98
4.3.4總結(jié)99
4.4結(jié)論99
第5章基于TSV探測(cè)的鍵合前掃描測(cè)試100
5.1引言100
5.2基于TSV探測(cè)的鍵合前掃描測(cè)試101
5.2.1鍵合前掃描測(cè)試102
5.2.2鍵合前掃描測(cè)試的
可行性和結(jié)果110
5.2.3總結(jié)118
5.3結(jié)論119
第6章芯片間關(guān)鍵路徑上測(cè)試架構(gòu)的時(shí)間開銷優(yōu)化技術(shù)120
6.1引言120
6.1.1芯片測(cè)試外殼對(duì)功能延遲的影響121
6.1.2寄存器時(shí)序優(yōu)化及其在延遲恢復(fù)中的應(yīng)用123
6.23D堆疊集成電路的DFT插入后的時(shí)序優(yōu)化技術(shù)124
6.2.1芯片和堆疊級(jí)別的時(shí)序優(yōu)化方法127
6.2.2邏輯再分配算法130
6.2.3時(shí)序優(yōu)化在恢復(fù)測(cè)試架構(gòu)帶來的延時(shí)影響的有效性133
6.2.4總結(jié)139
6.3結(jié)論140
第7章鍵合后測(cè)試外殼和新興測(cè)試標(biāo)準(zhǔn)141
7.1引言141
7.2基于3D堆疊集成電路標(biāo)準(zhǔn)測(cè)試接口的芯片測(cè)試外殼143
7.2.1芯片測(cè)試外殼架構(gòu)144
7.2.2基于1500的芯片測(cè)試外殼145
7.2.3基于JTAG 1149.1的芯片測(cè)試外殼147
7.2.4P1838芯片測(cè)試外殼實(shí)例應(yīng)用148
7.2.5用于實(shí)驗(yàn)基準(zhǔn)的芯片級(jí)測(cè)試外殼的成本和實(shí)現(xiàn)151
7.2.6總結(jié)153
7.3用于MoL 3D堆疊的
JEDEC寬I/O標(biāo)準(zhǔn)153
7.3.1擴(kuò)展P1838芯片測(cè)試外殼在JEDEC環(huán)境中的測(cè)試155
7.3.2總結(jié)159
7.4結(jié)論159
第8章測(cè)試架構(gòu)優(yōu)化和測(cè)試調(diào)度161
8.1引言161
8.1.13D測(cè)試架構(gòu)和測(cè)試調(diào)度162
8.1.2考慮多重鍵合后測(cè)試插入和TSV測(cè)試的優(yōu)化需求163
8.2堆疊后測(cè)試架構(gòu)和調(diào)度優(yōu)化165
8.2.1堆疊后測(cè)試的測(cè)試架構(gòu)優(yōu)化171
8.2.2用于PSHD的ILP方法171
8.2.3用于PSSD的ILP方法176
8.2.4用于PSFD的ILP方法176
8.2.5基于ILP的堆疊后測(cè)試優(yōu)化的結(jié)果和討論178
8.2.6總結(jié)191
8.3針對(duì)多次測(cè)試插入和互連測(cè)試的擴(kuò)展測(cè)試優(yōu)化191
8.3.1改善優(yōu)化問題定義192
8.4擴(kuò)展ILP模型的推導(dǎo)197
8.4.1PHMTS問題的ILP模型197
8.4.2PSMTS問題的ILP模型201
8.4.3其他問題的ILP模型201
8.5多測(cè)試插入ILP模型的結(jié)果和討論207
8.5.1總結(jié)213
8.6結(jié)論214
第9章結(jié)論215
參考文獻(xiàn)217