Cadence高速電路板設(shè)計與仿真：信號與電源完整性分析（第7版）

第1章 高速PCB設(shè)計知識
1.1 學(xué)習(xí)目標(biāo)
1.2 課程內(nèi)容
1.3 高速PCB設(shè)計的基本概念
1.4 高速PCB設(shè)計前的準(zhǔn)備工作
1.5 高速PCB布線
1.6 布線后信號完整性仿真
1.7 提高抗電磁干擾能力的措施
1.8 測試與比較
1.9 混合信號布局技術(shù)
1.10 過孔對信號傳輸?shù)挠绊?
1.11 一般布局規(guī)則
1.12 電源完整性理論基礎(chǔ)
1.13 本章思考題
第2章 仿真前的準(zhǔn)備工作
2.1 學(xué)習(xí)目標(biāo)
2.2 分析工具
2.3 IBIS模型
2.4 驗證IBIS模型
2.5 預(yù)布局
2.6 PCB設(shè)置
2.7 基本的PCB SI功能
2.8 本章思考題
第3章 約束驅(qū)動布局
3.1 學(xué)習(xí)目標(biāo)
3.2 相關(guān)概念
3.3 信號的反射
3.4 串?dāng)_的分析
3.5 時序分析
3.6 分析工具
3.7 創(chuàng)建總線（Bus）
3.8 預(yù)布局拓撲提取和仿真
3.9 前仿真時序
3.10 模板應(yīng)用和約束驅(qū)動布局
3.11 本章思考題
第4章 約束驅(qū)動布線
4.1 學(xué)習(xí)目標(biāo)
4.2 手工布線
4.3 自動布線
4.4 本章思考題
第5章 差分對設(shè)計
5.1 學(xué)習(xí)目標(biāo)
5.2 建立差分對
5.3 仿真前的準(zhǔn)備工作
5.4 仿真差分對
5.5 差分對約束
5.6 差分對布線
5.7 后布線分析
5.8 本章思考題
第6章 模型與拓撲
6.1 學(xué)習(xí)目標(biāo)
6.2 設(shè)置建模環(huán)境
6.3 調(diào)整飛線顯示與提取拓撲
6.4 本章思考題
第7章 板級仿真
7.1 學(xué)習(xí)目標(biāo)
7.2 預(yù)布局
7.3 規(guī)劃線束
7.4 后布局
7.5 tabbed布線及背鉆
7.6 本章思考題
第8章 AMI生成器
8.1 學(xué)習(xí)目標(biāo)
8.2 配置編譯器
8.3 Tx AMI模型
8.4 Rx AMI模型
8.5 本章思考題
第9章 仿真DDR4
9.1 學(xué)習(xí)目標(biāo)
9.2 使用Generator提取模型
9.3 使用SystemSI提取模型
9.4 使用SystemSI對DDR4仿真
9.5 額外練習(xí)
9.6 本章思考題
第10章 集成直流電源解決方案
10.1 學(xué)習(xí)目標(biāo)
10.2 直流電源的設(shè)計和分析
10.3 交互式運行直流分析
10.4 加載仿真結(jié)果報告和DRC標(biāo)記
10.5 基于Batch模式運行PowerDC
10.6 去耦電容的約束設(shè)計和信息回注
10.7 Power Feasibility Editor中生成 PICSet
10.8 在約束管理器中分配PICSet
10.9 放置去耦電容
10.10 在OPI中電容的最優(yōu)化分布和最優(yōu)化分布數(shù)據(jù)輸出
10.11 在PI Base中去耦電容的放置和更新
10.12 本章思考題
第11章 分析模型管理器和協(xié)同仿真
11.1 學(xué)習(xí)目標(biāo)
11.2 在PowerDC中使用DC Settings AMM
11.3 增量布局更新
11.4 封裝信息的協(xié)同提取
11.5 對于提取出的模型的協(xié)同仿真
11.6 本章思考題
第12章 電源完整性優(yōu)化設(shè)計
12.1 學(xué)習(xí)目標(biāo)
12.2 電容器回路電感
12.3 電源完整性引腳電感
12.4 去耦電容優(yōu)化
12.5 電容器的電磁干擾優(yōu)化
12.6 通過增加Dcaps來提高PDN的性能
12.7 本章思考題
第13章 其他增強及AMM和PDC結(jié)合
13.1 學(xué)習(xí)目標(biāo)
13.2 電熱分析設(shè)置的增強
13.3 基于AMM的PDC Settings
13.4 本章思考題