ADS信號完整性仿真與實戰(zhàn)（第2版）

第1章　信號完整性基本概念 1
1.1　什么是信號完整性 1
1.1.1　上升時間和下降時間 2
1.1.2　占空比 2
1.1.3　建立時間 2
1.1.4　保持時間 3
1.1.5　抖動 3
1.1.6　傳輸線 4
1.1.7　特性阻抗 4
1.1.8　反射 5
1.1.9　串?dāng)_ 5
1.1.10　單調(diào)性 6
1.1.11　過沖/下沖 7
1.1.12　眼圖 7
1.1.13　碼間干擾 8
1.1.14　誤碼率 8
1.1.15　損耗 8
1.1.16　趨膚效應(yīng) 9
1.1.17　擴(kuò)頻時鐘（SSC） 10
1.2　電源完整性基本概念 10
1.3　SI/PI/EMC的相互關(guān)系 11
本章小結(jié) 11
第2章  ADS基本概念及使用 12
2.1　是德科技EEsof軟件簡介 12
2.2　ADS軟件介紹 13
2.2.1　ADS概述 13
2.2.2　ADS軟件架構(gòu) 14
2.3　ADS相關(guān)的文件介紹 16
2.4　ADS相關(guān)的窗口和菜單介紹 16
2.4.1　啟動ADS 16
2.4.2　ADS主界面 16
2.5　ADS基礎(chǔ)使用 17
2.5.1　新建或者打開原有工程 18
2.5.2　新建原理圖 22
2.5.3　新建Layout 28
2.5.4　新建數(shù)據(jù)顯示窗口 31
本章小結(jié) 34
第3章　PCB材料和層疊設(shè)計 35
3.1　PCB材料介紹 35
3.1.1　銅箔 36
3.1.2　介質(zhì)（半固化片和芯板） 38
3.1.3　介電常數(shù)和介質(zhì)損耗角 38
3.1.4　PCB材料的分類 40
3.1.5　高速板材的特點 40
3.2　層疊設(shè)計 41
3.2.1　層疊設(shè)計的基本原則 41
3.2.2　層疊設(shè)計的典型案例 42
3.2.3　層疊結(jié)構(gòu)中包含的參數(shù)信息 45
3.3　如何設(shè)置ADS中的層疊 46
3.3.1　新建層疊 46
3.3.2　編輯材料信息 48
3.3.3　編輯層疊結(jié)構(gòu) 51
3.3.4　添加過孔結(jié)構(gòu)類型 53
3.4　CILD（阻抗計算） 53
3.4.1　CILD（阻抗計算）介紹 53
3.4.2　微帶線阻抗計算 55
3.4.3　參數(shù)的掃描 59
3.4.4　統(tǒng)計分析 61
3.4.5　帶狀線阻抗計算 62
3.4.6　共面波導(dǎo)線阻抗計算 64
3.4.7　自定義傳輸線結(jié)構(gòu) 65
本章小結(jié) 67
第4章　傳輸線及端接 68
4.1　傳輸線 68
4.2　ADS中的各類傳輸線 69
4.2.1　理想傳輸線模型 70
4.2.2　微帶線和帶狀線模型 71
4.2.3　多層結(jié)構(gòu)的傳輸線模型 74
4.3　損耗與信號完整性 76
4.4　阻抗與反射 79
4.4.1　傳輸鏈路與阻抗不連續(xù)點 79
4.4.2　反彈圖 80
4.4.3　傳輸線阻抗分析 82
4.4.4　短樁線的反射 83
4.5　端接 85
4.5.1　點對點的傳輸線仿真 85
4.5.2　源端端接仿真 86
4.5.3　并聯(lián)端接仿真 87
4.5.4　戴維寧端接仿真 88
4.5.5　RC端接仿真 89
本章小結(jié) 90
第5章　過孔及過孔仿真 91
5.1　過孔的分類 91
5.2　Via的結(jié)構(gòu) 92
5.3　Via Designer 93
5.3.1　啟動Via Designer 94
5.3.2  編輯層疊結(jié)構(gòu) 95
5.3.3　編輯過孔結(jié)構(gòu) 98
5.3.4　Via Designer變量設(shè)置 107
5.3.5　過孔的仿真以及仿真狀態(tài) 107
5.3.6　查看仿真結(jié)果 109
5.3.7　導(dǎo)出仿真結(jié)果和模型 112
5.4　過孔的參數(shù)掃描仿真 116
5.5　Via Designer模型在ADS和
EMPro中的應(yīng)用 120
5.5.1　Via Designer模型在ADS中的
應(yīng)用 120
5.5.2　Via Designer模型在EMPro中的
應(yīng)用 121
5.6　高速電路中過孔設(shè)計的注意
事項 123
本章小結(jié) 123
第6章　串?dāng)_案例 124
6.1　串?dāng)_ 124
6.2　串?dāng)_的分類 124
6.2.1　近端串?dāng)_和遠(yuǎn)端串?dāng)_ 125
6.2.2　串?dāng)_的仿真 125
6.3　ADS參數(shù)掃描 126
6.4　串?dāng)_的耦合長度與串?dāng)_的關(guān)系 127
6.5　傳輸線之間的耦合距離與串?dāng)_的
關(guān)系 142
6.5.1　傳輸線之間的耦合間距與串?dāng)_的
仿真 142
6.5.2　為什么PCB設(shè)計要保證3W 143
6.6　激勵源的上升時間與串?dāng)_的
關(guān)系 144
6.7　串?dāng)_與帶狀線的關(guān)系 146
6.7.1　微帶線與帶狀線串?dāng)_的對比 146
6.7.2　高速信號線是布在內(nèi)層好還是布在外
層好 148
6.8　傳輸線到參考層的距離與串?dāng)_
的關(guān)系 148
6.9　定量分析串?dāng)_ 151
6.10　串?dāng)_、S參數(shù)以及總線要求 152
6.11　如何減少電路設(shè)計中的串?dāng)_ 153
本章小結(jié) 154
第7章　S參數(shù)及其仿真應(yīng)用 155
7.1　S參數(shù)介紹 155
7.1.1　S參數(shù)模型簡介 155
7.1.2　S參數(shù)的命名方式以及混合模式 157
7.1.3　S參數(shù)的基本特性 158
7.2　S參數(shù)工具包 158
7.2.1　檢查S參數(shù)三大特性 160
7.2.2　查看和計算單端S參數(shù) 161
7.2.3　查看和計算混合模式S參數(shù) 165
7.2.4　查看TDR/TDT 166
7.2.5　多端口S參數(shù)處理 167
7.3　S參數(shù)仿真 169
7.3.1　提取傳輸線的S參數(shù) 169
7.3.2　S參數(shù)數(shù)據(jù)處理以及定義規(guī)范
模板 172
7.3.3　S參數(shù)級聯(lián) 172
7.4　S參數(shù)與TDR 174
7.4.1　編輯TDR公式 175
7.4.2　Front Panel的SP TDR工具 176
本章小結(jié) 177
第8章　IBIS與SPICE模型 178
8.1　IBIS模型簡介 179
8.2　IBIS模型的基本語法和結(jié)構(gòu) 179
8.2.1　IBIS的基本語法 179
8.2.2　IBIS結(jié)構(gòu) 180
8.2.3　IBIS文件實例 180
8.3　ADS中IBIS模型的使用 189
8.3.1　IBIS模型的應(yīng)用 189
8.3.2　在ADS中使用EBD模型 195
8.3.3　在ADS中使用Package模型 197
8.4　SPICE模型 199
8.4.1　在ADS中使用SPICE模型 199
8.4.2　寬帶SPICE（BBS）模型生成器 202
8.4.3　W-element模型生成 205
本章小結(jié) 208
第9章　HDMI仿真 209
9.1　HDMI 209
9.2　HDMI電氣規(guī)范解讀 211
9.2.1　HDMI線纜規(guī)范 211
9.2.2　HDMI源設(shè)備規(guī)范 212
9.2.3　HDMI接收設(shè)備規(guī)范 213
9.3　眼圖和眼圖模板 214
9.3.1　眼圖和眼圖模板介紹 214
9.3.2　選擇眼圖探針，在ADS中設(shè)置眼圖
模板 216
9.3.3　在ADS中設(shè)置眼圖模板 218
9.4　HDMI仿真 220
9.4.1　HDMI源設(shè)備仿真 220
9.4.2　HDMI布線長度仿真 222
9.4.3　HDMI差分對內(nèi)長度偏差仿真 223
9.4.4　HDMI差分對間長度偏差仿真 225
9.5　HDMI設(shè)計規(guī)則 226
本章小結(jié) 226
第10章　DDR4/DDR5仿真 227
10.1　DDR線介紹 227
10.1.1　DDR介紹 227
10.1.2　DDR4電氣規(guī)范 229
10.2　DDR4/5系統(tǒng)框圖 231
10.3　DDR4/5設(shè)計拓?fù)浣Y(jié)構(gòu) 232
10.4　片上端接（ODT） 233
10.5　Memory Designer介紹 234
10.5.1  Memory Designer的特點 235
10.5.2  Memory Designer支持的存儲
總線 235
10.5.3  Memory Designer仿真流程 235
10.5.4  DDR bus仿真 236
10.6　DDR線仿真 237
10.6.1　Memory Designer前仿真 237
10.6.2　地址、控制、命令以及時鐘信號
前仿真 251
10.6.3　Memory Designer批量掃描ODT 259
10.6.4　DDR PCB仿真 263
10.6.5　Memory Designer后仿真 271
10.6.6　讀操作仿真 280
10.6.7　地址、控制、命令以及時鐘信號
后仿真 281
10.6.8　同步開關(guān)噪聲（SSN）仿真 284
10.6.9　DDR5仿真 287
10.7　DDRx的電源分配網(wǎng)絡(luò)仿真 290
10.8　DDRx設(shè)計注意事項 291
本章小結(jié) 292
第11章　高速串行總線仿真 293
11.1　高速串行接口 293
11.2　USB 294
11.2.1　USB的發(fā)展歷史 294
11.2.2　USB3.0的物理結(jié)構(gòu)及電氣特性 294
11.3　IBIS-AMI模型介紹 297
11.4　通道仿真 298
11.5　逐比特模式（Bit-by-bit） 301
11.6　統(tǒng)計模式（Statistical） 305
11.7　使用理想的發(fā)送/接收模型
（Tx_Diff/Rx_Diff） 307
11.8　COM仿真 310
本章小結(jié) 316
第12章　PCB板級仿真SIPro 317
12.1　PCB信號完整性仿真的流程 317
12.2　PCB文件導(dǎo)入 318
12.3　剪切PCB文件 319
12.4　層疊和材料設(shè)置 322
12.5　SIPro使用流程 323
12.5.1　啟動SIPro 323
12.5.2　設(shè)置仿真分析類型 325
12.5.3　選擇信號網(wǎng)絡(luò) 326
12.5.4　設(shè)置仿真模型 330
12.5.5　設(shè)置仿真端口 332
12.5.6　設(shè)置仿真頻率和Options 334
12.5.7　運行仿真 336
12.5.8　查看和導(dǎo)出仿真結(jié)果 337
本章小結(jié) 344
第13章　PCB板級仿真PIPro 345
13.1　電源完整性基礎(chǔ) 345
13.1.1　什么是電源完整性 346
13.1.2　電源分配網(wǎng)絡(luò) 346
13.1.3　目標(biāo)阻抗 347
13.2　ADS電源完整性仿真流程 347
13.3　電源完整性直流分析
（PI DC） 348
13.3.1　建立直流仿真分析 349
13.3.2　選擇電源網(wǎng)絡(luò)并確定參數(shù) 349
13.3.3　分離元件參數(shù)設(shè)置 351
13.3.4　VRM設(shè)置 352
13.3.5　Sink設(shè)置 354
13.3.6　設(shè)置Options 356
13.3.7　運行仿真及查看仿真結(jié)果 357
13.4  電源完整性電熱仿真
（PI ET） 364
13.4.1　建立電熱仿真分析 365
13.4.2　熱模型設(shè)置 366
13.4.3　設(shè)置Options 370
13.4.4　運行仿真以及查看仿真結(jié)果 371
13.5　電源完整性交流分析
（PI AC） 374
13.5.1　VRM、Sink設(shè)置 375
13.5.2　電容模型設(shè)置 375
13.5.3　仿真頻率和Options設(shè)置 384
13.5.4　運行仿真并查看仿真結(jié)果 385
13.5.5　產(chǎn)生原理圖和子電路 390
13.5.6　優(yōu)化仿真結(jié)果 392
13.6　如何設(shè)計一個好的電源系統(tǒng) 396
本章小結(jié) 396