狠狠躁天天躁无码中文字幕图 ,丰满人妻偷人精品视频在线,久久国产av影

內(nèi)容簡介

　　本書以典型數(shù)字信號處理算法的實(shí)現(xiàn)技術(shù)為應(yīng)用背景，介紹了基于FPGA的數(shù)字信號處理集成電路設(shè)計(jì)方法，使讀者全面系統(tǒng)地掌握FPGA設(shè)計(jì)的基本流程與方法。本書主要內(nèi)容包括概述、FPGA設(shè)計(jì)基礎(chǔ)、FPGA設(shè)計(jì)進(jìn)階、基礎(chǔ)應(yīng)用實(shí)例——高分辨率數(shù)字信號發(fā)生器設(shè)計(jì)、工程應(yīng)用實(shí)例——高細(xì)分步進(jìn)電機(jī)驅(qū)動器基礎(chǔ)設(shè)計(jì)、高速電路應(yīng)用實(shí)例——光纖通信控制器設(shè)計(jì)、數(shù)字信號處理應(yīng)用實(shí)例——數(shù)字濾波器設(shè)計(jì)、SoC的構(gòu)建——基于ZYNQ的DDS發(fā)生器。本書內(nèi)容翔實(shí)，圖文并茂，使用大量設(shè)計(jì)實(shí)例細(xì)致講解了典型數(shù)字信號處理方法的FPGA實(shí)現(xiàn)技術(shù)，精心總結(jié)了FPGA設(shè)計(jì)中的一些技巧和注意事項(xiàng)，工程性和實(shí)用性強(qiáng)，使讀者能夠快速上手，為今后進(jìn)行復(fù)雜集成電路的設(shè)計(jì)打下堅(jiān)實(shí)基礎(chǔ)。本書可作為高等院校電氣工程、電子信息科學(xué)與技術(shù)、通信工程等專業(yè)的本科生或研究生教材，也可作為相關(guān)專業(yè)教師或設(shè)計(jì)工程師的學(xué)習(xí)參考資料。

作者簡介

暫缺《數(shù)字信號處理的集成電路FPGA實(shí)現(xiàn)技術(shù)》作者簡介

圖書目錄

第1章概述
1.1 FPGA架構(gòu)及內(nèi)部資源
1.2 FPGA 小系統(tǒng)
1.3 FPGA設(shè)計(jì)流程與開發(fā)工具
第2章 FPGA設(shè)計(jì)基礎(chǔ)
2.1 FPGA設(shè)計(jì)思想與設(shè)計(jì)原則
2.2 狀態(tài)機(jī)的設(shè)計(jì)方法
2.3 IP核的使用
2.4 功能仿真與邏輯驗(yàn)證
第3章 FPGA設(shè)計(jì)進(jìn)階
3.1 FPGA的優(yōu)化技術(shù)
3.2 跨時(shí)鐘域數(shù)據(jù)傳輸
3.3 時(shí)序分析與時(shí)序約束
第4章基礎(chǔ)應(yīng)用實(shí)例——高分辨率數(shù)字信號發(fā)生器設(shè)計(jì)
4.1 概述
4.2 DDS技術(shù)原理
4.3 DDS模塊的FPGA實(shí)現(xiàn)
4.4 基于QuartusⅡ的固定頻率正弦波信號發(fā)生器仿真與驗(yàn)證
4.5 頻率可調(diào)的正弦信號發(fā)生器Verilog語言實(shí)例
4.6 有相位截?cái)嗟母叻直媛收倚盘柊l(fā)生器Verilog語言實(shí)例
第5章工程應(yīng)用實(shí)例——高細(xì)分步進(jìn)電機(jī)驅(qū)動器基礎(chǔ)設(shè)計(jì)
5.1 步進(jìn)電機(jī)控制原理及硬件總體方案
5.2 基于FPGA的步進(jìn)電機(jī)細(xì)分控制邏輯設(shè)計(jì)
5.3 步進(jìn)電機(jī)細(xì)分控制的調(diào)試步驟
第6章高速電路應(yīng)用實(shí)例——光纖通信控制器設(shè)計(jì)
6.1 光纖通信原理及系統(tǒng)總體架構(gòu)
6.2 光纖通信控制器的FPGA邏輯設(shè)計(jì)
6.3 系統(tǒng)仿真與驗(yàn)證
第7章數(shù)字信號處理應(yīng)用實(shí)例——數(shù)字濾波器設(shè)計(jì)
7.1 數(shù)字濾波算法的原理
7.2 數(shù)字濾波器的FPGA實(shí)現(xiàn)方法
7.3 基于Vivado的FIR濾波器設(shè)計(jì)例程
第8章 SoC的構(gòu)建——基于ZYNQ的DDS發(fā)生器
8.1 概述
8.2 基于SoC的DDS發(fā)生器總體方案
8.3 基于SoC的DDS發(fā)生器設(shè)計(jì)
參考文獻(xiàn)