微型計算機系統(tǒng)原理及應用：國產龍芯處理器的軟件和硬件集成（基礎篇）

目錄
第1章微型計算機系統(tǒng)導論
1．1微型計算機的概念
1．2主流的處理器架構
1．2．1LoongArch架構
1．2．2x86架構
1．2．3PowerPC架構
1．2．4Arm架構
1．2．5MIPS架構
1．2．6RISC-V架構
1．3龍芯處理器基礎知識
1．3．1龍芯處理器發(fā)展歷程
1．3．2龍芯處理器核的種類和性能
1．3．3龍芯產品分類
1．4龍芯1B處理器的構成要素
1．4．1計算機系統(tǒng)的構成要素
1．4．2龍芯1B處理器架構
1．4．3龍芯1B處理器的時鐘系統(tǒng)
1．5計算機系統(tǒng)評價指標和方法
1．5．1計算機系統(tǒng)評價的背景
1．5．2計算機宏觀評價指標
1．5．3處理器的評價指標
第2章數(shù)值的表示和運算
2．1數(shù)的十進制表示方法
2．1．1十進制整數(shù)的表示方法
2．1．2十進制純小數(shù)的表示方法
2．1．3十進制小數(shù)的表示方法
2．2整數(shù)的二進制表示方法
2．2．1使用二進制數(shù)表示正整數(shù)
2．2．2使用二進制數(shù)表示負整數(shù)
2．2．3二進制整數(shù)的加法運算規(guī)則
2．2．4二進制整數(shù)的減法運算規(guī)則
2．2．5二進制整數(shù)的乘法運算規(guī)則
2．2．6二進制整數(shù)的除法運算規(guī)則
2．3小數(shù)的二進制表示方法
2．3．1定點二進制數(shù)格式
2．3．2定點二進制小數(shù)的運算
2．3．3浮點二進制數(shù)格
2．4十六進制數(shù)的表示方法
2．5八進制數(shù)的表示方法
第3章存儲器的分類和原理
3．1存儲器的分類
3．1．1易失性存儲器
3．1．2非易失性存儲器
3．2SRAM存儲器原理
3．2．1SRAM存儲器結構
3．2．2SRAM訪問時序
3．2．3SRAM的擴展實例
3．3DRAM存儲器原理
3．3．1基本感應放大器的電路結構和原理
3．3．2SDRAM的控制信號
3．3．3SDR SDRAM實例
3．3．4DDR SDRAM實例
3．3．5DDR2 SDRAM實例
3．3．6SDRAM的擴展
3．4Flash存儲器原理
3．4．1浮柵MOSFET的原理
3．4．2NOR閃存
3．4．3NAND閃存
第4章軟件開發(fā)工具的下載、安裝和應用
4．1軟件開發(fā)工具的下載和安裝
4．1．1MSYS工具的下載和安裝
4．1．2龍芯集成開發(fā)環(huán)境的下載和安裝
4．1．3驅動程序的重新安裝
4．1．4GNU工具鏈的下載和安裝
4．2龍芯集成開發(fā)環(huán)境基本設計流程
4．2．1啟動集成開發(fā)環(huán)境
4．2．2配置開發(fā)環(huán)境參數(shù)
4．2．3GNU工具鏈原理及配置
4．2．4建立新的設計工程
4．2．5修改C語言源文件
4．2．6編譯設計和編譯設置
4．2．7調試設計
4．3小結
第5章指令集架構
5．1字節(jié)順序和端
5．1．1大端順序
5．1．2小端順序
5．2指令集架構的概念
5．3指令的基本概念
5．3．1指令通道的概念
5．3．2指令的內容
5．3．3指令長度
5．3．4代碼密度
5．4MIPS指令架構的發(fā)展和特征
5．4．1指令架構的發(fā)展
5．4．2加載和存儲架構
5．5MIPS寄存器集
5．5．1CPU通用寄存器
5．5．2CPU特殊寄存器
5．6MIPS指令類型
5．6．1R型指令
5．6．2I型指令
5．6．3J型指令
5．7MIPS指令尋址方式
5．7．1寄存器尋址
5．7．2立即數(shù)尋址
5．7．3基地址尋址
5．7．4PC相對尋址
5．7．5偽直接尋址
5．8MIPS32指令集
5．8．1算術類指令
5．8．2移位指令
5．8．3邏輯指令
5．8．4移動指令
5．8．5加載和保存指令
5．8．6插入和提取指令
5．8．7指令控制指令
5．8．8分支和跳轉指令
5．8．9陷阱指令
第6章中央處理單元的架構
6．1馮??諾依曼結構和哈佛結構
6．1．1馮??諾依曼結構
6．1．2哈佛結構
6．2存儲器系統(tǒng)的分層結構和訪問類型
6．2．1存儲器系統(tǒng)的分層結構
6．2．2存儲器系統(tǒng)的訪問類型
6．3龍芯處理器高速緩存的映射及管理
6．3．1高速緩存的背景
6．3．2高速緩存的優(yōu)勢和問題
6．3．3高速緩存的結構與操作
6．3．4指令高速緩存
6．3．5數(shù)據(jù)高速緩存
6．3．6緩存算法和緩存一致性屬性
6．3．7緩存的維護
6．4存儲器管理單元的結構和管理
6．4．1處理器模式
6．4．2基本概念
6．4．3物理結構
6．4．4虛擬地址到物理地址的轉換
6．4．5TLB操作指令
6．4．6命中、未命中和多次匹配
6．4．7固定映射MMU
6．5GS232處理器內核原理和關鍵技術
6．5．1算術邏輯單元
6．5．2流水線的原理
6．5．3分支預測機制
6．5．4靜態(tài)分支預測
6．5．5動態(tài)分支預測
6．5．6流水線的實現(xiàn)
6．6處理器系統(tǒng)的地址分配和映射
6．6．1一級AXI交叉開關上模塊的地址空間
6．6．2AXI MUX下各個模塊的地址空間
6．6．3APB各個模塊的地址空間分配
第7章協(xié)處理器的架構
7．1協(xié)處理器0的功能
7．2協(xié)處理器0中的寄存器
7．3協(xié)處理器0指令格式及功能
7．4協(xié)處理器0操作實例
第8章匯編語言的程序設計和實現(xiàn)
8．1匯編語言程序框架
8．1．1匯編語言中的段
8．1．2匯編語言中的偽指令
8．2匯編語言語法格式
8．2．1空白
8．2．2注釋
8．2．3標識符
8．2．4常數(shù)
8．2．5段和重定位
8．2．6符號
8．2．7表達式
8．2．8匯編器命令
8．2．9公共宏
8．3匯編器支持的偽指令格式和功能
8．4MIPS相關特性
8．5鏈接腳本文件
8．6匯編語言實例一：冒泡排序算法的實現(xiàn)和分析
8．7匯編語言實例二：通用輸入和輸出端口的驅動
8．7．1引腳復用的原理
8．7．2GPIO寄存器功能
8．7．3MUX寄存器功能
8．7．4GPIO驅動和控制的硬件設計
8．7．5GPIO驅動和輸入的程序設計
8．8匯編語言實例三：看門狗定時器的應用
8．8．1看門狗定時器的原理
8．8．2看門狗定時器的寄存器功能
8．8．3看門狗機制的應用
第9章中斷與異常的原理和實現(xiàn)
9．1基本概念
9．1．1事件的定義
9．1．2異常和中斷的優(yōu)勢
9．1．3MIPS支持的中斷模式
9．1．4中斷向量的概念
9．2中斷原理
9．2．1處理器采納中斷的條件
9．2．2向量中斷模式
9．2．3為向量中斷生成異常向量偏移
9．2．4龍芯1B處理器的中斷控制器
9．3異常原理
9．3．1異常向量的位置
9．3．2通用異常處理
9．3．3異常處理過程
9．4中斷觸發(fā)和處理的實現(xiàn)
9．4．1異常/中斷入口的定位
9．4．2中斷的初始化
9．4．3中斷句柄的功能
9．5定時器原理和中斷的實現(xiàn)
9．5．1定時器中斷的原理
9．5．2定時器中斷的初始化
9．5．3定時器中斷句柄的功能
第10章C語言的程序設計和分析
10．1基本數(shù)據(jù)類型的表示
10．2基本數(shù)據(jù)類型的擴展
10．2．1bool數(shù)據(jù)類型
10．2．2定寬整數(shù)類型
10．3復雜數(shù)據(jù)類型的表示
10．3．1數(shù)組數(shù)據(jù)類型
10．3．2指針數(shù)據(jù)類型
10．3．3結構數(shù)據(jù)類型
10．3．4聯(lián)合數(shù)據(jù)類型
10．3．5枚舉數(shù)據(jù)類型
10．4描述語句
10．4．1條件指令
10．4．2開關語句
10．4．3循環(huán)語句
10．5函數(shù)調用和返回
10．5．1寄存器的使用規(guī)則
10．5．2堆棧幀
10．6內嵌匯編
第11章異步串口原理和通信的實現(xiàn)
11．1RS-232協(xié)議規(guī)范
11．1．1RS-232傳輸特點
11．1．2RS-232數(shù)據(jù)傳輸格式
11．1．3RS-232電氣標準
11．1．4RS-232參數(shù)設置
11．1．5RS-232連接器
11．2龍芯1B處理器中UART模塊原理
11．2．1UART寄存器組的基地址
11．2．2UART寄存器組的功能
11．3PuTTY工具的下載和安裝
11．4異步串口通信的設計和實現(xiàn)
11．4．1串口通信的匯編語言設計和實現(xiàn)
11．4．2串口通信的C語言設計和實現(xiàn)
11．4．3總結