硬件木馬之戰(zhàn)：攻擊防御之謎

目 錄
第一部分 硬件木馬的基礎知識
第1章 緒論\t2
1．1 本書的目的\t2
1．2 對讀者的幫助\t3
1．3 關于木馬攻擊\t3
1．4 本書的內(nèi)容\t6
參考文獻\t9
第2章 硬件木馬簡介\t10
2．1 概述\t10
2．2 半導體的發(fā)展趨勢、權衡和木馬攻擊威脅\t11
2．2．1 半導體設計流程\t11
2．2．2 攻擊者和攻擊\t12
2．3 木馬攻擊的比較和誤區(qū)\t13
2．3．1 木馬與漏洞或缺陷的比較\t13
2．3．2 硬件木馬與軟件木馬的比較\t14
2．3．3 關于硬件木馬成因及影響的誤區(qū)\t15
2．4 攻擊策略\t17
2．4．1 木馬的類型\t17
2．4．2 木馬觸發(fā)器和有效負載的分類\t18
2．4．3 基本木馬示例\t19
2．4．4 新型木馬攻擊：設計和示例\t20
2．4．5 木馬攻擊模型\t23
2．5 防御對策\t24
2．5．1 木馬防御對策分類法\t24
2．5．2 木馬檢測：示例\t28
2．5．3 木馬預防：示例\t29
2．5．4 其他值得注意的木馬檢測和預防方法\t31
2．5．5 各種木馬防御方法的比較\t31
2．6 小結(jié)\t33
參考文獻\t33
第二部分 硬件木馬攻擊：威脅分析
第3章 SoC與NoC中的硬件木馬攻擊\t38
3．1 引言\t38
3．2 SoC的安全挑戰(zhàn)\t38
3．3 SoC威脅模型\t39
3．4 SoC安全保證\t40
3．5 NoC安全性\t41
3．5．1 信息泄露攻擊\t42
3．5．2 針對故障注入攻擊的數(shù)據(jù)包安全性\t44
3．5．3 網(wǎng)絡接口故障\t44
3．5．4 拒絕服務攻擊\t45
3．5．5 基于錯誤注入的拒絕服務\t48
3．5．6 使用差錯控制方法的木馬檢測\t49
3．6 開放性挑戰(zhàn)\t50
3．7 小結(jié)\t50
參考文獻\t51
第4章 硬件IP核可信度\t53
4．1 引言\t53
4．2 問題的提出\t54
4．3 木馬的特征\t54
4．4 現(xiàn)有測試和安全特性的不足\t55
4．5 木馬分類\t55
4．5．1 基于物理特性的木馬分類\t55
4．5．2 基于激活特性的木馬分類\t56
4．5．3 基于動作特性的木馬分類\t57
4．6 通用木馬緩解技術\t58
4．6．1 預防技術\t58
4．6．2 檢測技術\t59
4．7 IP級的木馬緩解\t60
4．7．1 檢測技術：可疑信號引導的時序等價性檢驗\t60
4．7．2 預防技術：攜帶證明代碼\t66
4．8 小結(jié)\t69
參考文獻\t69
第5章 模擬、混合信號和射頻集成電路中的硬件木馬\t72
5．1 引言\t72
5．2 射頻IC中的硬件木馬\t72
5．2．1 無線加密IC中的硬件木馬\t72
5．2．2 低于本底噪聲的射頻傳輸\t77
5．3 AMS集成電路中的硬件木馬\t79
5．3．1 攻擊\t79
5．3．2 防御\t80
5．3．3 模擬觸發(fā)器\t81
5．4 AMS/RF IC中的其他威脅\t83
5．4．1 IC/IP的剽竊和偽造問題\t83
5．4．2 漏洞分析\t83
5．4．3 拆分制造\t84
5．4．4 AMS IP核水印\t84
5．4．5 針對AMS偽造品的保護\t85
5．5 討論\t85
5．6 小結(jié)\t86
參考文獻\t86
第6章 PCB硬件木馬與盜版\t90
6．1 引言\t90
6．2 PCB安全性挑戰(zhàn)、攻擊和對策\t90
6．2．1 安全性挑戰(zhàn)\t90
6．2．2 攻擊實例\t93
6．2．3 可能的對策\t96
6．3 PCB認證挑戰(zhàn)和前瞻性解決方案\t99
6．3．1 PCB變化和認證挑戰(zhàn)\t100
6．3．2 前瞻性PUF結(jié)構\t101
6．3．3 定性和定量分析\t103
6．4 小結(jié)\t104
致謝\t104
參考文獻\t104
第三部分 檢測：邏輯測試
第7章 面向硬件木馬檢測的邏輯測試技術\t107
7．1 引言\t107
7．2 硬件木馬的MERO檢測法\t109
7．2．1 數(shù)學分析\t110
7．2．2 測試生成\t110
7．2．3 覆蓋率估算\t112
7．2．4 木馬樣本大小選擇\t112
7．2．5 N的選擇\t112
7．2．6 提升木馬檢測覆蓋率\t113
7．2．7 結(jié)果\t113
7．2．8 MERO的缺點\t118
7．3 基于GA和SAT的硬件木馬檢測方法\t119
7．3．1 硬件木馬模型\t119
7．3．2 針對ATPG的遺傳算法(GA)\t120
7．3．3 用于難以激活觸發(fā)條件的SAT\t123
7．3．4 有效負載感知測試集的選擇和測試壓縮\t124
7．3．5 結(jié)果與討論\t127
7．4 小結(jié)\t130
參考文獻\t131
第8章 硬件可信性驗證的形式化方法\t134
8．1 引言\t134
8．2 使用可滿足性問題進行可信性驗證\t135
8．3 使用屬性檢查的安全驗證\t137
8．4 用于木馬檢測的定理證明器\t139
8．4．1 使用攜帶證明代碼的機密數(shù)據(jù)保護\t140
8．4．2 定理證明器和模型驗證器的結(jié)合\t141
8．5 基于符號代數(shù)的木馬檢測\t142
8．5．1 基于Gr?bner基理論的等價性檢查：背景介紹\t142
8．5．2 基于符號代數(shù)的算術電路中木馬的激活與檢測\t144
8．5．3 第三方IP中的木馬定位\t144
8．6 小結(jié)\t145
參考文獻\t146
第9章 無黃金模型木馬檢測\t149
9．1 引言\t149
9．2 無黃金模型木馬檢測及其挑戰(zhàn)\t149
9．3 一些可能的解決方案\t150
9．4 案例研究：傳感器輔助的自認證\t151
9．4．1 概述\t151
9．4．2 用于捕捉與設計相關延遲特性的傳感器\t152
9．4．3 制造后自認證的場景\t153
9．5 小結(jié)\t156
參考文獻\t157
第四部分 檢測：邊信道分析
第10章 利用延遲分析檢測硬件木馬\t159
10．1 引言\t159
10．2 硬件木馬植入點\t160
10．3 用于檢測布局中植入硬件木馬的方法\t161
10．4 基于延遲的HT檢測方法的基本原理\t164
10．4．1 路徑延遲測量方案及其他概念\t164
10．4．2 處理工藝波動\t169
10．4．3 測試向量生成策略\t170
10．5 基于路徑延遲分析的HT檢測方法\t171
10．5．1 早期的HT檢測技術與片上測量方法\t172
10．5．2 基于環(huán)形振蕩器的HT檢測方法\t173
10．5．3 用于HT檢測的輕量級片上路徑計時技術\t176
10．5．4 自認證：一種無黃金模型的HT檢測方法\t178
10．5．5 用于HT檢測的線性規(guī)劃方法和測試點插入\t179
10．5．6 增強HT檢測的工藝校準和測試向量選擇\t180
10．5．7 用于HT檢測的時鐘掃描\t182
10．5．8 一種無黃金芯片的HT檢測方法\t183
10．5．9 通過比較具有結(jié)構對稱性的路徑來進行HT檢測\t183
10．5．10 利用脈沖傳播進行HT檢測\t185
10．5．11 用于HT檢測的芯片對中校準技術\t187
10．6 多參數(shù)檢測方法\t190
10．7 小結(jié)\t191
參考文獻\t193
第11章 基于逆向工程的硬件木馬檢測\t197
11．1 引言\t197
11．2 集成電路的逆向工程\t198
11．2．1 逆向工程簡介\t198
11．2．2 逆向工程的應用\t198
11．3 使用逆向工程的硬件木馬檢測\t198
11．3．1 通用信息\t198
11．3．2 使用逆向工程檢測硬件木馬的優(yōu)點\t199
11．3．3 使用逆向工程檢測硬件木馬的挑戰(zhàn)\t199
11．4 使用SVM的基于逆向工程的硬件木馬檢測\t199
11．4．1 問題陳述\t200
11．4．2 提出的方法\t201
11．4．3 實驗與結(jié)果\t202
11．5 安全設計方法\t203
11．5．1 問題定義和挑戰(zhàn)\t203
11．5．2 推薦的方法\t205
11．5．3 實驗和結(jié)果\t209
11．6 小結(jié)\t210
參考文獻\t210
第五部分 安 全 設 計
第12章 硬件木馬預防和檢測的硬件混淆方法\t214
12．1 引言\t214
12．2 混淆\t214
12．2．1 混淆的概念\t214
12．2．2 區(qū)分混淆和加密\t215
12．2．3 軟件中的混淆技術\t215
12．3 混淆技術在硬件木馬預防和檢測中的作用\t216
12．3．1 硬件木馬\t216
12．3．2 硬件混淆概述\t217
12．4 芯片級混淆\t218
12．4．1 器件級混淆\t218
12．4．2 電路級混淆\t219
12．4．3 門級混淆\t223
12．4．4 寄存器傳輸級混淆\t229
12．4．5 片上通信級\t230
12．4．6 其他方法\t233
12．5 FPGA混淆\t233
12．6 板級混淆\t234
12．7 硬件混淆評估指標\t234
12．8 小結(jié)\t236
參考文獻\t237
第13章 硬件木馬植入的威懾方法\t242
13．1 引言\t242
13．2 監(jiān)測法\t244
13．2．1 邊信道特征測量\t244
13．2．2 邊信道測量的分類器\t246
13．2．3 掃描單元重排序\t247
13．3 阻塞性方法\t247
13．4 混合方法\t250
13．4．1 BISA結(jié)構\t250
13．4．2 BISA的特定攻擊及其局限性\t251
13．5 小結(jié)\t252
參考文獻\t252
第14章 FPGA中的硬件木馬攻擊及其保護方法\t256
14．1 引言\t256
14．2 威脅模型和分類\t256
14．2．1 FPGA設計流程\t256
14．2．2 威脅模型\t257
14．2．3 分類方法\t258
14．2．4 進入點\t258
14．2．5 創(chuàng)建方法\t259
14．3 FPGA結(jié)構中的木馬\t259
14．3．1 增加延遲的木馬\t259
14．3．2 引起電壓波動的木馬\t260
14．3．3 壽命縮短型木馬(LRT)\t260
14．4 FPGA設計中的木馬\t263
14．4．1 在FPGA設計中植入木馬\t263
14．4．2 HDL中的木馬\t264
14．4．3 綜合后網(wǎng)表中的木馬\t265
14．4．4 案例：映射/布局布線后網(wǎng)表中的木馬\t267
14．5 比特流中的木馬\t267
14．5．1 Xilinx比特流結(jié)構\t267
14．5．2 修改比特流的木馬\t268
14．5．3 文獻中的木馬例子\t269
14．6 針對FPGA木馬的對策\t269
14．6．1 使用模塊冗余的硬件木馬容錯\t270
14．6．2 FPGA可信熔斷(TrustFuzion)\t271
14．6．3 比特流木馬對策\t271
14．7 小結(jié)\t271
參考文獻\t272
第六部分 新興趨勢、工業(yè)實踐和新的攻擊
第15章 工業(yè)SoC設計中的硬件可信性：實踐與挑戰(zhàn)\t276
15．1 引言\t276
15．2 可信挑戰(zhàn)的范圍\t277
15．3 安全策略和執(zhí)行\(zhòng)t278
15．4 設計和實現(xiàn)的可信性驗證\t279
15．5 平臺級可信保證\t281
15．6 安全認證\t282
15．7 小結(jié)\t283
參考文獻\t283
第16章 總結(jié)與未來的工作\t285
16．1 總結(jié)\t285
16．2 未來的工作\t286