FPGA時(shí)序約束與分析

第1章 時(shí)序約束概述
1．1 什么是時(shí)序約束
1．2 為什么要做時(shí)序約束
1．3 時(shí)序約束的基本路徑
1．4 時(shí)序約束的基本流程
1．5 時(shí)序約束的主要方法
1．5．1 使用GUI輸入約束
1．5．2 手動(dòng)輸入約束
1．6 約束文件管理
第2章 基本的時(shí)序路徑
2．1 時(shí)鐘的基本概念
2．1．1 時(shí)鐘定義
2．1．2 時(shí)鐘偏差
2．2 建立時(shí)間與保持時(shí)間
2．3 寄存器到寄存器的時(shí)序路徑分析
2．3．1 數(shù)據(jù)路徑和時(shí)鐘路徑
2．3．2 數(shù)據(jù)到達(dá)路徑和數(shù)據(jù)需求路徑
2．3．3 啟動(dòng)沿、鎖存沿、建立時(shí)間關(guān)系和保持時(shí)間關(guān)系
2．3．4 寄存器到寄存器路徑分析
2．4 引腳到寄存器的時(shí)序路徑分析
2．4．1 系統(tǒng)同步接口與源同步接口
2．4．2 系統(tǒng)同步接口的路徑分析
2．4．3 源同步接口的路徑分析
2．5 寄存器到引腳的時(shí)序路徑分析
2．5．1 系統(tǒng)同步接口的路徑分析
2．5．2 源同步接口的路徑分析
2．6 引腳到引腳的時(shí)序路徑分析
第3章 主時(shí)鐘與虛擬時(shí)鐘約束
3．1 主時(shí)鐘約束
3．1．1 主時(shí)鐘約束語法
3．1．2 識(shí)別設(shè)計(jì)時(shí)鐘
3．2 主時(shí)鐘約束實(shí)例
實(shí)例3．1：引腳輸入的主時(shí)鐘約束
實(shí)例3．2：引腳輸入的主時(shí)鐘約束
實(shí)例3．3：高速傳輸器輸出的主時(shí)鐘約束
實(shí)例3．4：硬件原語輸出的主時(shí)鐘約束
實(shí)例3．5：差分信號(hào)的主時(shí)鐘約束
3．3 主時(shí)鐘約束分析
實(shí)例3．6：使用GUI約束輸入時(shí)鐘引腳
實(shí)例3．7：Clocking Wizard IP主時(shí)鐘自動(dòng)約束
實(shí)例3．8：查看主時(shí)鐘時(shí)序路徑的分析報(bào)告
實(shí)例3．9：跨時(shí)鐘域的時(shí)序分析
3．4 虛擬時(shí)鐘約束
3．5 虛擬時(shí)鐘約束實(shí)例
實(shí)例3．10：系統(tǒng)同步接口pin2reg的虛擬時(shí)鐘約束
實(shí)例3．11：系統(tǒng)同步接口reg2pin的虛擬時(shí)鐘約束
3．6 時(shí)鐘特性約束
3．6．1 時(shí)鐘抖動(dòng)與不確定性約束語法
3．6．2 時(shí)鐘抖動(dòng)
3．6．3 時(shí)鐘不確定性
3．7 時(shí)鐘抖動(dòng)與不確定性約束實(shí)例
實(shí)例3．12：使用GUI約束時(shí)鐘抖動(dòng)和不確定時(shí)間
實(shí)例3．13：時(shí)鐘抖動(dòng)約束分析
實(shí)例3．14：時(shí)鐘不確定性約束分析
3．8 時(shí)鐘延時(shí)約束語法
3．9 時(shí)鐘延時(shí)約束實(shí)例
實(shí)例3．15：查看FPGA內(nèi)部時(shí)鐘延時(shí)、時(shí)鐘偏斜計(jì)算
實(shí)例3．16：輸入時(shí)鐘的延時(shí)約束
第4章 衍生時(shí)鐘約束
4．1 衍生時(shí)鐘定義
4．1．1 自動(dòng)衍生時(shí)鐘約束
4．1．2 手動(dòng)衍生時(shí)鐘約束
4．2 衍生時(shí)鐘約束語法
4．3 衍生時(shí)鐘約束實(shí)例
實(shí)例4．1：使用GUI約束衍生時(shí)鐘
實(shí)例4．2：2分頻的衍生時(shí)鐘
實(shí)例4．3：4/3倍頻的衍生時(shí)鐘
第5章 I/O接口約束
5．1 輸入接口約束語法
5．2 輸入接口約束實(shí)例
實(shí)例5．1：以主時(shí)鐘為同步時(shí)鐘的輸入引腳約束
實(shí)例5．2：以虛擬時(shí)鐘為同步時(shí)鐘的輸入引腳約束
實(shí)例5．3：指定最大和最小延時(shí)值的輸入引腳約束
實(shí)例5．4：參考時(shí)鐘下降沿的輸入引腳約束
實(shí)例5．5：同時(shí)指定同步時(shí)鐘和參考時(shí)鐘的輸入引腳約束
實(shí)例5．6：多組參考組合的輸入引腳約束
5．3 輸入接口約束分析
實(shí)例5．7：圖像傳感器輸入引腳約束
實(shí)例5．8：SPI接口的輸入引腳約束
5．4 輸出接口約束語法
5．5 輸出接口約束實(shí)例
實(shí)例5．9：以主時(shí)鐘為同步時(shí)鐘的輸出引腳約束
實(shí)例5．10：以虛擬時(shí)鐘為同步時(shí)鐘的輸出引腳約束
實(shí)例5．11：同時(shí)指定時(shí)鐘上升沿和下降沿的輸出引腳約束
5．6 輸出接口約束分析
實(shí)例5．12：VGA驅(qū)動(dòng)輸出引腳約束
實(shí)例5．13：SPI接口輸出引腳約束
第6章 時(shí)序例外約束
6．1 為何要做時(shí)序例外約束
6．2 時(shí)序例外約束分類
6．3 時(shí)序約束的推薦順序
第7章 多周期約束
7．1 多周期約束語法
7．2 多周期約束實(shí)例
實(shí)例7．1：同頻同相時(shí)鐘的多周期約束
實(shí)例7．2：同頻異相時(shí)鐘的多周期約束
實(shí)例7．3：慢時(shí)鐘域到快時(shí)鐘域的多周期約束
實(shí)例7．4：快時(shí)鐘域到慢時(shí)鐘域的多周期約束
7．3 多周期約束分析
實(shí)例7．5：同頻同相時(shí)鐘的多周期約束
實(shí)例7．6：快時(shí)鐘到慢時(shí)鐘的多周期約束
實(shí)例7．7：慢時(shí)鐘到快時(shí)鐘的多周期約束
第8章 虛假路徑約束
8．1 虛假路徑約束語法
8．2 虛假路徑約束實(shí)例
實(shí)例8．1：虛假路徑約束的基本應(yīng)用實(shí)例
實(shí)例8．2：時(shí)序分析報(bào)告中虛假路徑約束與查看
第9章 最大/最小延時(shí)約束
9．1 最大/最小延時(shí)約束語法
9．2 最大/最小延時(shí)約束實(shí)例
實(shí)例9．1：跨時(shí)鐘路徑的最大/最小延時(shí)約束
實(shí)例9．2：pin2pin路徑的最大/最小延時(shí)約束
參考文獻(xiàn)