軟件定義芯片（上冊）

目錄
上冊
序
前言
第1章 緒論 1
1.1 概念演變 2
1.1.1 半導(dǎo)體集成電路發(fā)展背景 4
1.1.2 計(jì)算芯片體系架構(gòu)發(fā)展背景 5
1.1.3 軟件定義芯片VS.可編程器件 7
1.1.4 軟件定義芯片VS.動態(tài)可重構(gòu)計(jì)算 7
1.2 可編程器件發(fā)展 10
1.2.1 歷史發(fā)展分析 10
1.2.2 FPGA的技術(shù)原理 11
1.2.3 FPGA發(fā)展面臨的問題 14
1.2.4 軟件定義芯片的顛覆性 16
1.3 國內(nèi)外研究與產(chǎn)業(yè)現(xiàn)狀 17
1.3.1 經(jīng)典可編程器件的發(fā)展現(xiàn)狀和趨勢 17
1.3.2 軟件定義芯片的研究現(xiàn)狀 18
參考文獻(xiàn) 20
第2章 軟件定義芯片概述 24
2.1 基本原理 25
2.1.1 必要性分析 25
2.1.2 技術(shù)實(shí)現(xiàn)方法 28
2.1.3 技術(shù)對比 45
2.2 特性分析 51
2.2.1 高計(jì)算效率 51
2.2.2 編程門檻低 56
2.2.3 容量不受限 57
2.2.4 高硬件安全 57
2.3 關(guān)鍵研究問題 59
2.3.1 編程模型與靈活性 62
2.3.2 硬件架構(gòu)與高效性 63
2.3.3 編譯方法與易用性 64
參考文獻(xiàn) 65
第3章 硬件架構(gòu)與電路 69
3.1 軟件定義架構(gòu)的設(shè)計(jì)原語 70
3.1.1 計(jì)算和控制 70
3.1.2 片上存儲 96
3.1.3 對外接口 105
3.1.4 片上互連 111
3.1.5 配置系統(tǒng) 117
3.1.6 小結(jié) 121
3.2 軟件定義架構(gòu)的開發(fā)框架 122
3.2.1 架構(gòu)設(shè)計(jì)空間探索 123
3.2.2 敏捷硬件開發(fā)實(shí)例 134
3.2.3 小結(jié) 148
3.3 軟件定義電路的設(shè)計(jì)空間 148
3.3.1 可調(diào)電路探索 149
3.3.2 模擬計(jì)算探索 152
3.3.3 近似計(jì)算探索 157
3.3.4 概率計(jì)算探索 165
3.3.5 小結(jié) 166
參考文獻(xiàn) 166
第4章 編譯系統(tǒng) 174
4.1 編譯系統(tǒng)概述 175
4.1.1 靜態(tài)編譯流程 175
4.1.2 動態(tài)編譯流程 178
4.2 靜態(tài)編譯方法 179
4.2.1 中間表達(dá)形式 179
4.2.2 映射問題抽象與建模 186
4.2.3 軟件流水與模調(diào)度 192
4.2.4 整數(shù)線性規(guī)劃 212
4.2.5 非規(guī)則的任務(wù)映射 223
4.3 動態(tài)編譯方法 241
4.3.1 硬件資源虛擬化 242
4.3.2 基于指令流的動態(tài)編譯 248
4.3.3 基于配置流的動態(tài)編譯 257
參考文獻(xiàn) 270
彩圖
下冊
序
前言
第1章 編程模型 1
1.1 軟件定義芯片的編程模型困境 2
1.2 三條路線 3
1.3 三大障礙 5
1.3.1 馮 諾依曼架構(gòu)與隨機(jī)存取機(jī)模型 6
1.3.2 內(nèi)存墻 8
1.3.3 功耗墻 12
1.3.4 I/O墻 21
1.4 三元悖論 24
1.5 三類探索 27
1.5.1 空域并行性與非規(guī)則應(yīng)用 27
1.5.2 空域并行性的編程模型 31
1.6 本章小結(jié)與展望 60
參考文獻(xiàn) 62
第2章 硬件安全性和可靠性 65
2.1 安全性 66
2.1.1 故障攻擊防御技術(shù) 66
2.1.2 抗側(cè)信道攻擊防御技術(shù) 70
2.1.3 基于軟件定義芯片的PUF技術(shù) 79
2.2 可靠性 89
2.2.1 基于*大流算法的拓?fù)浣Y(jié)構(gòu)重構(gòu)方法 90
2.2.2 可重構(gòu)片上網(wǎng)絡(luò)多目標(biāo)聯(lián)合映射優(yōu)化方法 99
參考文獻(xiàn) 115
第3章 技術(shù)難點(diǎn)與發(fā)展趨勢 120
3.1 技術(shù)難點(diǎn)分析 120
3.1.1 靈活性：軟硬件協(xié)同的可編程性設(shè)計(jì) 121
3.1.2 高效性：硬件并行性和利用率的權(quán)衡 123
3.1.3 易用性：軟件調(diào)度的虛擬化硬件優(yōu)化 127
3.2 發(fā)展趨勢展望 129
3.2.1 應(yīng)用驅(qū)動的軟硬件一體化設(shè)計(jì) 129
3.2.2 存算融合的多層次并行化設(shè)計(jì) 132
3.2.3 軟件透明的硬件動態(tài)優(yōu)化設(shè)計(jì) 139
參考文獻(xiàn) 142
第4章 當(dāng)前應(yīng)用領(lǐng)域 148
4.1 應(yīng)用領(lǐng)域分析 148
4.2 人工智能 151
4.2.1 算法分析 151
4.2.2 人工智能芯片研究現(xiàn)狀 154
4.2.3 軟件定義人工智能芯片 165
4.3 5G通信基帶 173
4.3.1 算法分析 173
4.3.2 通信基帶芯片研究現(xiàn)狀 178
4.3.3 軟件定義通信基帶芯片 184
4.4 密碼計(jì)算 191
4.4.1 密碼算法分析 192
4.4.2 密碼芯片研究現(xiàn)狀 197
4.4.3 軟件定義密碼芯片 201
4.5 處理器硬件安全 207
4.5.1 概念及研究現(xiàn)狀 207
4.5.2 CPU硬件安全威脅分析 207
4.5.3 現(xiàn)有應(yīng)對方案 209
4.5.4 基于軟件定義芯片的CPU 硬件安全技術(shù) 210
4.6 圖計(jì)算 217
4.6.1 圖算法的背景介紹 218
4.6.2 圖計(jì)算的編程模型 222
4.6.3 圖計(jì)算硬件架構(gòu)研究進(jìn)展 226
4.6.4 展望 238
4.7 網(wǎng)絡(luò)協(xié)議 239
4.7.1 軟件定義網(wǎng)絡(luò)協(xié)議 240
4.7.2 軟件定義網(wǎng)絡(luò)芯片研究現(xiàn)狀 245
4.7.3 軟件定義網(wǎng)絡(luò)芯片技術(shù) 255
參考文獻(xiàn) 259
第5章 未來應(yīng)用前景 268
5.1 可演化智能計(jì)算 269
5.1.1 可演化智能計(jì)算的概念與應(yīng)用 269
5.1.2 可演化智能計(jì)算的歷史與現(xiàn)狀 270
5.1.3 軟件定義可演化智能計(jì)算芯片 274
5.2 后量子密碼 275
5.2.1 后量子密碼算法的概念與應(yīng)用 276
5.2.2 后量子密碼芯片研究現(xiàn)狀 280
5.2.3 軟件定義后量子密碼芯片 284
5.3 全同態(tài)加密 285
5.3.1 全同態(tài)加密的概念與應(yīng)用 286
5.3.2 全同態(tài)加密芯片研究現(xiàn)狀 288
5.3.3 軟件定義全同態(tài)加密計(jì)算芯片 290
參考文獻(xiàn) 297
彩圖