計(jì)算機(jī)組成與體系結(jié)構(gòu)：性能設(shè)計(jì)（原書(shū)第10版）

譯者序
序
前言
作者簡(jiǎn)介
第一部分　引言
第1章　基本概念和計(jì)算機(jī)演化 2
1.1　組成與體系結(jié)構(gòu) 2
1.2　結(jié)構(gòu)與功能 3
1.2.1　功能 3
1.2.2　結(jié)構(gòu) 4
1.3　計(jì)算機(jī)簡(jiǎn)史 8
1.3.1　第一代：真空管 9
1.3.2　第二代：晶體管 13
1.3.3　第三代：集成電路 15
1.3.4　第三代以后 18
1.4　Intel x86體系結(jié)構(gòu)的演化 20
1.5　嵌入式系統(tǒng) 22
1.5.1　物聯(lián)網(wǎng) 23
1.5.2　嵌入式操作系統(tǒng) 23
1.5.3　應(yīng)用處理器和專(zhuān)用處理器 23
1.5.4　微處理器與微控制器 24
1.5.5　嵌入式與深度嵌入式系統(tǒng) 24
1.6　ARM體系結(jié)構(gòu) 25
1.6.1　ARM的演進(jìn) 25
1.6.2　指令集架構(gòu) 25
1.6.3　ARM產(chǎn)品 26
1.7　云計(jì)算 29
1.7.1　基本概念 29
1.7.2　云服務(wù) 30
1.8　關(guān)鍵詞、復(fù)習(xí)題和練習(xí)題 31
第2章　性能問(wèn)題 34
2.1　優(yōu)化性能設(shè)計(jì) 34
2.1.1　微處理器速度 35
2.1.2　性能平衡 35
2.1.3　芯片組成與體系結(jié)構(gòu)的改進(jìn) 37
2.2　多核、MIC和GPGPU 38
2.3　Amdahl定律和Little定律 39
2.3.1　Amdahl定律 39
2.3.2　Little定律 40
2.4　計(jì)算機(jī)性能的基本度量 41
2.4.1　時(shí)鐘速度 42
2.4.2　指令執(zhí)行速率 42
2.5　計(jì)算均值 44
2.5.1　算術(shù)均值 45
2.5.2　調(diào)和均值 46
2.5.3　幾何均值 47
2.6　基準(zhǔn)測(cè)試和SPEC 49
2.6.1　基準(zhǔn)測(cè)試原則 49
2.6.2　SPEC基準(zhǔn)測(cè)試 50
2.7　關(guān)鍵詞、復(fù)習(xí)題和練習(xí)題 54
第二部分　計(jì)算機(jī)系統(tǒng)
第3章　計(jì)算機(jī)功能與互連的頂層視圖 60
3.1　計(jì)算機(jī)組件 60
3.2　計(jì)算機(jī)功能 62
3.2.1　取指和執(zhí)行 62
3.2.2　中斷 65
3.2.3　I/O功能 71
3.3　互連結(jié)構(gòu) 71
3.4　總線(xiàn)互連 72
3.5　點(diǎn)對(duì)點(diǎn)互連 74
3.5.1　QPI物理層 75
3.5.2　QPI鏈接層 76
3.5.3　QPI路由層 77
3.5.4　QPI協(xié)議層 77
3.6　PCI Express 77
3.6.1　PCI物理和邏輯架構(gòu) 78
3.6.2　PCIe物理層 79
3.6.3　PCIe事務(wù)層 80
3.6.4　PCIe數(shù)據(jù)鏈路層 82
3.7　關(guān)鍵詞、復(fù)習(xí)題和練習(xí)題 83
第4章　高速緩存 87
4.1　計(jì)算機(jī)存儲(chǔ)系統(tǒng)概述 87
4.1.1　存儲(chǔ)系統(tǒng)的特性 87
4.1.2　存儲(chǔ)器層次結(jié)構(gòu) 89
4.2　高速緩存存儲(chǔ)器原理 92
4.3　高速緩存設(shè)計(jì)要素 94
4.3.1　高速緩存地址 94
4.3.2　高速緩存大小 95
4.3.3　映射函數(shù) 96
4.3.4　替換算法 105
4.3.5　寫(xiě)策略 106
4.3.6　數(shù)據(jù)行大小 107
4.3.7　高速緩存的數(shù)量 107
4.4　Pentium 4高速緩存結(jié)構(gòu) 109
4.5　關(guān)鍵詞、復(fù)習(xí)題和練習(xí)題 111
附錄4A　兩級(jí)存儲(chǔ)的性能特征 116
第5章　內(nèi)部存儲(chǔ)器 121
5.1　半導(dǎo)體存儲(chǔ)器 121
5.1.1　組成 121
5.1.2　DRAM和SRAM 121
5.1.3　ROM的類(lèi)型 123
5.1.4　芯片邏輯 124
5.1.5　芯片封裝 126
5.1.6　模塊組織 126
5.1.7　交叉存儲(chǔ)器 128
5.2　糾錯(cuò) 128
5.3　DDR DRAM 131
5.3.1　同步DRAM 132
5.3.2　DDR SDRAM 133
5.4　閃存 135
5.4.1　操作 135
5.4.2　NOR和NAND閃存 135
5.5　新的非易失性固態(tài)存儲(chǔ)器技術(shù) 137
5.5.1　STT-RAM 137
5.5.2　PCRAM 138
5.5.3　ReRAM 139
5.6　關(guān)鍵詞、復(fù)習(xí)題和練習(xí)題 139
第6章　外部存儲(chǔ)器 143
6.1　磁盤(pán) 143
6.1.1　磁性讀寫(xiě)機(jī)制 143
6.1.2　數(shù)據(jù)組織和格式 144
6.1.3　物理特性 146
6.1.4　磁盤(pán)性能參數(shù) 147
6.2　RAID 149
6.2.1　RAID級(jí)別0 151
6.2.2　RAID級(jí)別1 153
6.2.3　RAID級(jí)別2 153
6.2.4　RAID級(jí)別3 154
6.2.5　RAID級(jí)別4 154
6.2.6　RAID級(jí)別5 155
6.2.7　RAID級(jí)別6 155
6.3　固態(tài)驅(qū)動(dòng)器 156
6.3.1　SSD與HDD的比較 156
6.3.2　SSD組成 157
6.3.3　實(shí)際問(wèn)題 157
6.4　光存儲(chǔ)器 158
6.4.1　光盤(pán) 158
6.4.2　數(shù)字通用光盤(pán) 160
6.4.3　高清光盤(pán) 161
6.5　磁帶 162
6.6　關(guān)鍵詞、復(fù)習(xí)題和練習(xí)題 163
第7章　輸入/輸出 166
7.1　外部設(shè)備 167
7.1.1　鍵盤(pán)和監(jiān)視器 167
7.1.2　磁盤(pán)驅(qū)動(dòng)器 168
7.2　I/O模塊 168
7.2.1　模塊功能 168
7.2.2　I/O模塊結(jié)構(gòu) 169
7.3　可編程I/O 170
7.3.1　可編程I/O概述 170
7.3.2　I/O命令 170
7.3.3　I/O指令 171
7.4　中斷驅(qū)動(dòng)I/O 172
7.4.1　中斷處理 173
7.4.2　設(shè)計(jì)問(wèn)題 1