微型計(jì)算機(jī)原理及應(yīng)用（第4版）

目 錄
第1章 計(jì)算機(jī)基礎(chǔ)\t1
1．1 計(jì)算機(jī)及系統(tǒng)組成\t1
1．1．1 微型計(jì)算機(jī)硬件系統(tǒng)組成\t2
1．1．2 微型計(jì)算機(jī)軟件系統(tǒng)\t7
1．1．3 微型計(jì)算機(jī)中指令執(zhí)行的基本過程\t7
1．1．4 微型計(jì)算機(jī)性能的評估指標(biāo)\t10
1．2 計(jì)算機(jī)中數(shù)值數(shù)據(jù)信息的表示\t12
1．2．1 機(jī)器數(shù)和真值\t12
1．2．2 數(shù)的表示方法――原碼、反碼和補(bǔ)碼\t13
1．2．3 補(bǔ)碼的運(yùn)算\t16
1．2．4 定點(diǎn)數(shù)與浮點(diǎn)數(shù)\t17
1．2．5 BCD碼及其十進(jìn)制調(diào)整\t20
1．3 計(jì)算機(jī)中非數(shù)值數(shù)據(jù)的信息表示\t22
1．3．1 西文信息的表示\t22
1．3．2 中文信息的表示\t23
習(xí)題1\t24
第2章 微處理器\t25
2．1 微處理器概述\t25
2．2 80x86/Pentium微處理器的內(nèi)部結(jié)構(gòu)\t28
2．2．1 8086/8088 CPU基本結(jié)構(gòu)\t28
2．2．2 80386 CPU內(nèi)部結(jié)構(gòu)\t34
2．2．3 80x87數(shù)學(xué)協(xié)處理器\t48
2．2．4 Pentium CPU內(nèi)部結(jié)構(gòu)\t51
2．2．5 Pentium系列其他微處理器\t56
2．3 微處理器的主要引腳及功能\t56
2．3．1 8086/8088 CPU引腳功能\t56
2．3．2 80386 CPU主要引腳功能\t61
2．3．3 Pentium CPU主要引腳功能\t62
2．4 系統(tǒng)總線與典型時(shí)序\t64
2．4．1 CPU系統(tǒng)總線及其操作\t64
2．4．2 基本總線操作時(shí)序\t65
2．4．3 特殊總線操作時(shí)序\t67
2．5 典型CPU應(yīng)用系統(tǒng)\t69
2．5．1 8086/8088支持芯片\t69
2．5．2 8086/8088單CPU（最小模式）系統(tǒng)\t73
2．5．3 8086/8088多CPU（最大模式）系統(tǒng)\t74
2．6 CPU的工作模式\t77
2．6．1 實(shí)地址模式\t77
2．6．2 保護(hù)模式\t77
2．6．3 虛擬8086模式\t78
2．6．4 系統(tǒng)管理模式\t78
習(xí)題2\t78
第3章 微處理器指令系統(tǒng)\t81
3．1 指令格式\t81
3．2 尋址方式\t83
3．2．1 尋址方式與有效地址EA的概念\t83
3．2．2 80x86/Pentium各種尋址方式\t83
3．2．3 80x86/Pentium存儲(chǔ)器尋址的段約定\t86
3．2．4 幾種處理器尋址方式比較\t87
3．3 8086/8088 CPU指令系統(tǒng)\t88
3．3．1 數(shù)據(jù)傳送類指令\t88
3．3．2 算術(shù)運(yùn)算類指令\t92
3．3．3 邏輯運(yùn)算與移位指令\t98
3．3．4 串操作指令\t101
3．3．5 控制轉(zhuǎn)移類指令\t104
3．3．6 處理器控制類指令\t111
3．4 80x86/Pentium CPU指令系統(tǒng)\t112
3．4．1 80286 CPU的增強(qiáng)與增加指令\t113
3．4．2 80386 CPU的增強(qiáng)與增加指令\t115
3．4．3 80486 CPU增加的指令\t117
3．4．4 Pentium系列CPU增加的指令\t117
3．5 80x87浮點(diǎn)運(yùn)算指令\t120
3．5．1 80x87的數(shù)據(jù)類型與格式\t120
3．5．2 浮點(diǎn)寄存器\t121
3．5．3 80x87指令簡介\t121
習(xí)題3\t122
第4章 匯編語言程序設(shè)計(jì)\t127
4．1 程序設(shè)計(jì)語言概述\t127
4．2 匯編語言的程序結(jié)構(gòu)與語句格式\t129
4．2．1 匯編語言源程序的框架結(jié)構(gòu)\t129
4．2．2 匯編語言的語句\t130
4．3 匯編語言的偽指令\t134
4．3．1 基本偽指令語句\t134
4．3．2 80x86/Pentium CPU擴(kuò)展偽指令\t146
4．4 匯編語言程序設(shè)計(jì)方法\t149
4．4．1 程序設(shè)計(jì)的基本過程\t149
4．4．2 順序結(jié)構(gòu)程序設(shè)計(jì)\t150
4．4．3 分支結(jié)構(gòu)程序設(shè)計(jì)\t151
4．4．4 循環(huán)結(jié)構(gòu)程序設(shè)計(jì)\t155
4．4．5 子程序設(shè)計(jì)與調(diào)用技術(shù)\t158
4．5 模塊化程序設(shè)計(jì)技術(shù)\t167
4．5．1 模塊化程序設(shè)計(jì)的特點(diǎn)與規(guī)范\t167
4．5．2 程序中模塊間的關(guān)系\t168
4．5．3 模塊化程序設(shè)計(jì)舉例\t168
4．6 綜合應(yīng)用程序設(shè)計(jì)舉例\t170
4．6．1 16位實(shí)模式程序設(shè)計(jì)\t170
4．6．2 基于32位指令的實(shí)模式程序設(shè)計(jì)\t174
4．6．3 基于多媒體指令的實(shí)模式程序設(shè)計(jì)\t175
4．6．4 保護(hù)模式程序設(shè)計(jì)\t177
4．6．5 浮點(diǎn)指令程序設(shè)計(jì)\t180
4．7 匯編語言與C/C++語言混合編程\t181
4．7．1 內(nèi)嵌模塊方法\t181
4．7．2 多模塊混合編程\t181
習(xí)題4\t184
第5章 半導(dǎo)體存儲(chǔ)器\t188
5．1 半導(dǎo)體存儲(chǔ)器概述\t188
5．1．1 半導(dǎo)體存儲(chǔ)器的分類\t189
5．1．2 存儲(chǔ)原理與地址譯碼\t190
5．1．3 主要性能指標(biāo)\t192
5．2 隨機(jī)存取存儲(chǔ)器（RAM）\t193
5．2．1 靜態(tài)RAM（SRAM）\t193
5．2．2 動(dòng)態(tài)RAM（DRAM）\t196
5．2．3 隨機(jī)存取存儲(chǔ)器RAM的應(yīng)用\t198
5．3 只讀存儲(chǔ)器（ROM）\t201
5．3．1 掩膜ROM和PROM\t201
5．3．2 EPROM（可擦除的PROM）\t202
5．4 存儲(chǔ)器連接與擴(kuò)充應(yīng)用\t207
5．4．1 存儲(chǔ)器芯片選擇\t207
5．4．2 存儲(chǔ)器容量擴(kuò)充\t209
5．4．3 RAM存儲(chǔ)模塊\t210
5．5 CPU與存儲(chǔ)器的典型連接\t212
5．5．1 8086/8088 CPU的典型存儲(chǔ)器連接\t212
5．5．2 80386/Pentium CPU的典型存儲(chǔ)器連接\t214
5．6 微機(jī)系統(tǒng)的內(nèi)存結(jié)構(gòu)\t215
5．6．1 分級(jí)存儲(chǔ)結(jié)構(gòu)\t216
5．6．2 高速緩存Cache\t216
5．6．3 虛擬存儲(chǔ)器與段頁結(jié)構(gòu)\t218
習(xí)題5\t219
第6章 輸入/輸出和中斷\t220
6．1 輸入/輸出及接口\t220
6．1．1 I/O信息的組成\t220
6．1．2 I/O接口概述\t220
6．1．3 I/O端口的編址\t221
6．1．4 簡單的I/O接口\t224
6．2 輸入/輸出的傳送方式\t225
6．2．1 程序控制的輸入/輸出\t225
6．2．2 中斷控制的輸入/輸出\t228
6．2．3 直接數(shù)據(jù)通道傳送\t229
6．3 中斷技術(shù)\t230
6．3．1 中斷的基本概念\t230
6．3．2 中斷優(yōu)先權(quán)\t232
6．4 80x86/Pentium中斷系統(tǒng)\t234
6．4．1 中斷結(jié)構(gòu)\t234
6．4．2 中斷向量表\t236
6．4．3 中斷響應(yīng)過程\t237
6．4．4 80386/80486/Pentium CPU中斷系統(tǒng)\t239
6．5 8259A可編程中斷控制器\t242
6．5．1 8259A芯片的內(nèi)部結(jié)構(gòu)與引腳\t243
6．5．2 8259A芯片的工作過程及工作方式\t244
6．5．3 8259A命令字\t247
6．5．4 8259A芯片應(yīng)用舉例\t252
6．6 中斷程序設(shè)計(jì)\t256
6．6．1 設(shè)計(jì)方法\t256
6．6．2 中斷程序設(shè)計(jì)舉例\t258
習(xí)題6\t261
第7章 微型機(jī)接口技術(shù)\t265
7．1 接口技術(shù)概述\t265
7．2 可編程定時(shí)/計(jì)數(shù)器\t266
7．2．1 可編程定時(shí)/計(jì)數(shù)器8253\t267
7．2．2 可編程定時(shí)/計(jì)數(shù)器8254\t273
7．3 可編程并行接口\t274
7．3．1 可編程并行接口芯片8255A\t274
7．3．2 并行打印機(jī)接口應(yīng)用\t281
7．3．3 鍵盤和顯示器接口\t285
7．4 串行接口與串行通信\t289
7．4．1 串行通信的基本概念\t289
7．4．2 可編程串行通信接口8251A\t295
7．4．3 可編程異步通信接口INS8250\t302
7．4．4 通用串行總線USB\t302
7．4．5 I2C與SPI串行總線\t305
7．5 DMA控制器接口\t307
7．5．1 8237A芯片的基本功能和引腳特性\t307
7．5．2 8237A芯片內(nèi)部寄存器與編程\t309
7．5．3 8237A應(yīng)用與編程\t312
7．6 模擬量輸入/輸出接口\t314
7．6．1 概述\t314
7．6．2 并行和串行D/A轉(zhuǎn)換器\t315
7．6．3 并行和串行A/D轉(zhuǎn)換器\t321
習(xí)題7\t329
第8章 微型計(jì)算機(jī)系統(tǒng)的發(fā)展\t332
8．1 微型計(jì)算機(jī)體系結(jié)構(gòu)及系統(tǒng)總線\t332
8．1．1 微型計(jì)算機(jī)體系結(jié)構(gòu)\t332
8．1．2 系統(tǒng)外部總線\t335
8．2 工作站\t338
8．2．1 配置和功能\t338
8．2．2 分類\t338
8．2．3 工作站的特點(diǎn)\t339
8．3 服務(wù)器\t340
8．3．1 分類\t340
8．3．2 硬件特點(diǎn)\t341
8．3．3 外形\t342
8．3．4 計(jì)算機(jī)、工作站和服務(wù)器\t343
8．4 SoC與嵌入式系統(tǒng)\t343
8．4．1 SoC\t343
8．4．2 嵌入式系統(tǒng)\t345
8．5 多核處理器\t347
8．5．1 發(fā)展歷程\t347
8．5．2 多核技術(shù)\t348
8．5．3 多核處理器開發(fā)應(yīng)用\t349
8．6 并行計(jì)算與分布式計(jì)算\t349
8．6．1 并行計(jì)算\t349
8．6．2 分布式計(jì)算\t351
8．6．3 云計(jì)算、集群計(jì)算及網(wǎng)格計(jì)算\t353
參考文獻(xiàn)\t356