Xilinx Artix-7 FPGA快速入門、技巧及實(shí)例

目錄
第1章萬丈高樓平地起——FPGA基礎(chǔ)入門
1.1FPGA基礎(chǔ)概念
1.1.1FPGA是什么
1.1.2FPGA與ASIC
1.1.3FPGA、ARM和DSP
1.1.4Verilog與VHDL
1.1.5Altera與Xilinx
1.2FPGA發(fā)展概述
1.3FPGA的優(yōu)勢
1.4FPGA應(yīng)用領(lǐng)域
1.5FPGA開發(fā)流程
1.6FPGA開發(fā)技能
1.7FPGA進(jìn)階之路
第2章化繁為簡0和1——邏輯設(shè)計基礎(chǔ)
2.10和1——精彩世界由此開始
2.2表面現(xiàn)象揭秘——邏輯關(guān)系
2.2.1基本邏輯門電路
2.2.2邏輯門電路與二進(jìn)制運(yùn)算
2.2.3邏輯門電路與觸發(fā)器
2.2.4時序邏輯與組合邏輯
2.3內(nèi)里本質(zhì)探索——器件結(jié)構(gòu)
2.3.1邏輯門電路的晶體管實(shí)現(xiàn)
2.3.2基于LUT的FPGA門電路實(shí)現(xiàn)
2.3.3Xilinx FPGA的可配置邏輯塊
2.3.4Xilinx FPGA的內(nèi)部結(jié)構(gòu)
2.4從現(xiàn)象到本質(zhì)——映射關(guān)系
2.4.1HDL代碼
2.4.2RTL綜合
2.4.3綜合
2.4.4實(shí)現(xiàn)
2.4.5生成燒錄文件
第3章碼農(nóng)人生也精彩——Verilog語法、代碼風(fēng)格與書寫規(guī)范
3.1語法學(xué)習(xí)的經(jīng)驗(yàn)之談
3.2可綜合的語法子集
3.3代碼風(fēng)格與書寫規(guī)范
 
 
第4章慢工細(xì)活出工匠——FPGA板級電路設(shè)計
4.1板級電路整體架構(gòu)
4.2電源電路
4.3FPGA時鐘與復(fù)位電路
4.3.1FPGA時鐘晶振電路
4.3.2FPGA復(fù)位電路
4.4FPGA配置電路
4.5FPGA供電電路
4.6DDR3芯片電路
4.7UART芯片電路
4.8LVDS接口電路
4.9RTC接口電路
4.104×4矩陣按鍵電路
4.11DAC芯片電路
4.12蜂鳴器、流水燈、數(shù)碼管與撥碼開關(guān)電路
4.13外擴(kuò)LCD接口、超聲波接口電路
4.14FPGA引腳定義
第5章工欲善其事，必先利其器——軟件安裝與配置
5.1Xilinx賬戶注冊與Vivado軟件下載
5.1.1Xilinx賬戶注冊
5.1.2Vivado下載
5.2Vivado安裝與免費(fèi)License申請
5.2.1Vivado安裝
5.2.2免費(fèi)License申請
5.3文本編輯器Notepad 安裝
5.4Vivado中使用Notepad 的關(guān)聯(lián)設(shè)置
5.5串口芯片驅(qū)動安裝
5.5.1驅(qū)動安裝
5.5.2設(shè)備識別
5.6TortoiseSVN安裝
第6章千里之行始于足下——個完整的工程實(shí)例
6.1蜂鳴器實(shí)例
6.1.1功能概述
6.1.2新建Vivado工程
6.1.3創(chuàng)建工程源碼、約束和仿真文件
6.1.4功能仿真
6.1.5編譯
6.2Xilinx 7系列FPGA配置概述
6.2.1FPGA配置比特流的大小
6.2.2FPGA加載配置方式選擇
6.2.3配置引腳功能定義
6.3XADC溫度監(jiān)控界面
6.4bit文件的FPGA在線燒錄
6.5mcs文件的QSPI Flash固化
6.5.1FPGA配置選項
6.5.2生成mcs文件
6.5.3下載mcs文件
第7章代碼也要5S——基于SVN的工程源碼備份管理
7.1SVN介紹
7.2SVN使用實(shí)例
7.2.1次備份工程文件
7.2.2提交新版本工程文件
7.2.3取回老版本工程文件
第8章實(shí)踐出真知——基礎(chǔ)入門實(shí)例篇
8.1撥碼開關(guān)的LED控制實(shí)例
8.1.1功能概述
8.1.2代碼解析
8.1.3板級調(diào)試
8.2流水燈實(shí)例
8.2.1功能概述
8.2.2代碼解析
8.2.3板級調(diào)試
8.3PLL的IP核配置實(shí)例
8.3.1功能概述
8.3.2模塊化設(shè)計
8.3.3PLL IP核配置說明
8.3.4代碼解析
8.3.5板級調(diào)試
8.4自定義IP核創(chuàng)建與配置實(shí)例
8.4.1創(chuàng)建IP核
8.4.2移植IP核
8.4.3配置、例化IP核
8.4.4板級調(diào)試
8.538譯碼器實(shí)例
8.5.1功能概述
8.5.2代碼解析
8.5.3板級調(diào)試
8.6按鍵消抖實(shí)例
8.6.1按鍵消抖原理
8.6.2功能概述
8.6.3代碼解析
8.6.4板級調(diào)試
8.7數(shù)碼管驅(qū)動實(shí)例
8.7.1數(shù)碼管驅(qū)動原理
8.7.2功能概述
8.7.3代碼解析
8.7.4板級調(diào)試
8.84×4矩陣按鍵實(shí)例
8.8.1矩陣按鍵工作原理
8.8.2功能概述
8.8.3代碼解析
8.8.4板級調(diào)試
8.9UART的loopback實(shí)例
8.9.1功能概述
8.9.2代碼解析
8.9.3板級調(diào)試
8.10超聲波測距實(shí)例
8.10.1功能概述
8.10.2距離計算公式實(shí)現(xiàn)
8.10.3進(jìn)制換算實(shí)現(xiàn)
8.10.4乘法器IP核添加與配置
8.10.5除法器IP核添加與配置
8.10.6代碼解析
8.10.7板級調(diào)試
8.11SPI接口DAC驅(qū)動控制
8.11.1DAC芯片概述
8.11.2功能概述
8.11.3代碼解析
8.11.4板級調(diào)試
8.12I2C接口RTC時間顯示控制
8.12.1功能概述
8.12.2I2C協(xié)議介紹
8.12.3代碼解析
8.12.4板級調(diào)試
8.137寸液晶屏ColorBar顯示驅(qū)動
8.13.1功能概述
8.13.2裝配說明
8.13.3代碼解析
8.13.4板級調(diào)試
第9章無處不模擬——XADC實(shí)例篇
9.1基于XADC的A/D采集顯示
9.1.1功能概述
9.1.2XADC的 IP核創(chuàng)建與配置
9.1.3代碼解析
9.1.4板級調(diào)試
9.2基于XADC的FPGA內(nèi)部溫度采集顯示
9.2.1功能概述
9.2.2查找表生成
9.2.3ROM IP核添加與配置
9.2.4板級調(diào)試
第10章存儲重要——DDR3實(shí)例篇
10.1DDR3 IP核配置與仿真
10.1.1DDR3 IP核概述
10.1.2DDR3 IP核配置
10.1.3DDR3 IP核仿真
10.2基于在線邏輯分析儀調(diào)試DDR3數(shù)據(jù)讀寫
10.2.1功能概述
10.2.2DDR3控制器IP接口時序解析
10.2.3代碼解析
10.2.4在線邏輯分析儀配置
10.2.5在線邏輯分析儀調(diào)試
10.3基于UART命令的DDR3批量數(shù)據(jù)讀寫
10.3.1功能概述
10.3.2代碼解析
10.3.3板級調(diào)試
第11章我愿全速漂移——LVDS實(shí)例篇
11.1LVDS數(shù)據(jù)收發(fā)實(shí)例
11.1.1功能概述
11.1.2bit align處理
11.1.3代碼解析
11.1.4裝配說明
11.1.5板級調(diào)試
11.2帶CRC校驗(yàn)的LVDS數(shù)據(jù)收發(fā)實(shí)例
11.2.1功能概述
11.2.2CRC校驗(yàn)基本原理
11.2.3CRC8檢驗(yàn)代碼生成
11.2.4代碼解析
11.2.5板級調(diào)試
第12章實(shí)戰(zhàn)演練——綜合項目實(shí)例篇
12.1倒車?yán)走_(dá)
12.1.1功能概述
12.1.2代碼解析
12.1.3板級調(diào)試
12.2波形發(fā)生器
12.2.1功能概述
12.2.2CORDIC的IP核配置與例化
12.2.3代碼解析
12.2.4板級調(diào)試
12.3工業(yè)現(xiàn)場監(jiān)控界面設(shè)計
12.3.1功能概述
12.3.2代碼解析
12.3.3字符取模
12.3.4板級調(diào)試
第13章雕蟲小技——板級在線調(diào)試篇
13.1Vivado在線調(diào)試概述
13.2在線邏輯分析儀應(yīng)用實(shí)例
13.2.1探測階段
13.2.2實(shí)現(xiàn)階段
13.2.3分析階段
13.3虛擬I/O應(yīng)用實(shí)例
13.3.1探測階段
13.3.2實(shí)現(xiàn)階段
13.3.2分析階段
參考文獻(xiàn)