計算機組成原理實驗教程

目 錄
第1章 概論\t1
1．1 TD-CMA實驗系統(tǒng)\t1
1．1．1 TD-CMA實驗系統(tǒng)的功能及特點\t1
1．1．2 TD-CMA實驗系統(tǒng)的硬件環(huán)境\t2
1．1．3 TD-CMA實驗系統(tǒng)的軟件開發(fā)環(huán)境\t4
1．2 數(shù)字電路基礎(chǔ)\t6
1．2．1 基本邏輯門電路\t6
1．2．2 組合邏輯門電路\t9
1．2．3 時序邏輯電路\t15
1．3 指令系統(tǒng)\t19
1．3．1 機器指令系統(tǒng)\t19
1．3．2 計算機微指令\t22
第2章 組成原理實驗項目\t27
2．1 TD-CMA實驗系統(tǒng)認識實驗\t27
2．2 總線數(shù)據(jù)傳輸控制實驗\t31
2．3 靜態(tài)隨機存儲器讀/寫實驗\t39
2．4 算術(shù)邏輯運算實驗\t44
2．5 微程序控制器實驗\t50
2．6 中斷控制實驗\t56
2．7 DMA控制實驗\t59
第3章 綜合性實驗項目\t62
3．1 CPU與簡單模型機設(shè)計實驗\t62
3．2 復(fù)雜模型機設(shè)計實驗\t68
3．3 帶中斷處理能力的模型機設(shè)計實驗\t78
3．4 帶DMA控制功能的模型機設(shè)計實驗\t92
3．5 典型I/O接口8253擴展設(shè)計實驗\t99
第4章 基于EDA平臺的實驗項目\t104
4．1 Verilog HDL語言基礎(chǔ)知識\t104
4．1．1 Verilog HDL語言概述\t104
4．1．2 Verilog HDL語言簡單示例\t105
4．1．3 Verilog HDL語言語法特點\t105
4．2 Quartus II的基本使用方法\t111
4．2．1 Quartus II概述\t111
4．2．2 Quartus II使用教程\t111
4．3 EDA實驗平臺認識實驗\t114
4．4 超前進位加法器設(shè)計實驗\t119
4．5 硬布線控制器模型機設(shè)計實驗\t124
4．6 陣列乘法器設(shè)計實驗\t129
4．7 Cache控制器設(shè)計實驗\t131
4．8 基于RISC技術(shù)的模型計算機設(shè)計實驗\t137
附錄A TD-CMA實驗系統(tǒng)單元電路\t143
附錄B 常用模塊引腳名稱及有效表\t160
附錄C 微程序P判別條件說明\t163
附錄D 實驗報告參考格式\t164
參考文獻\t167