Verilog HDL實驗教程

第1章 Quartus II入門向?qū)?br />1．1 建立工作庫文件夾和編輯設計文件
1．2 編譯Verilog HDL文件
1．3 時序仿真
1．4 創(chuàng)建頂層文件
1．5 引腳設置與硬件驗證
第2章 組合電路設計
2．1 編碼器設計
2．2 譯碼器設計
2．3 數(shù)據(jù)選擇器設計
2．4 加法器設計
2．5 乘法器設計
2．6 七人表決器設計
第3章 時序電路設計
3．1 觸發(fā)器設計
3．2 寄存器設計
3．3 計數(shù)器設計
3．4 ?？勺?6位計數(shù)器設計
3．5 序列檢測器設計
第4章 綜合設計型實驗
4．1 數(shù)字秒表設計
4．2 頻率計設計
4．3 多功能數(shù)字鐘設計
4．4 彩燈控制器設計
4．5 交通燈控制器設計
4．6 密碼鎖設計
4．7 數(shù)控脈寬可調(diào)信號發(fā)生器設計
4．8 出租車計費器設計
4．9 萬年歷設計
4．10 數(shù)字電壓表設計
4．11 波形發(fā)生器設計
4．12 自動售貨機控制電路設計
4．13 電梯控制器電路設計
4．14 自動打鈴系統(tǒng)設計
4．15 步進電機細分驅(qū)動控制電路設計
附錄1 GW48 SOC／EDA系統(tǒng)使用說明
附錄2 NH-TIV型EDA實驗開發(fā)系統(tǒng)使用說明
附錄3 MAX+plus II使用指導
附錄4 ispEXPERT System 3．0使用指導
附錄5 Xilinx ISE9．1 i入門指導
附錄6 ModelSim使用入門
指導