基于FPGA的軟件無線電數(shù)字信道化技術(shù)研究

1 概述
1．1 研究背景與意義
1．2 數(shù)字信道化研究現(xiàn)狀
1．3 FPGA技術(shù)
2 數(shù)字信道化理論基礎(chǔ)
2．1 信道化算法
2．2 降采樣信號處理
3 基于流水線FFT的信道化結(jié)構(gòu)
3．1 經(jīng)典的流水線結(jié)構(gòu)
3．2 改進的SDC結(jié)構(gòu)
3．3 SDC-SDF組合結(jié)構(gòu)
3．4 并行流水線FFT結(jié)構(gòu)
3．5 本章小結(jié)
4 基于多路DDC并行的信道化結(jié)構(gòu)
4．1 經(jīng)典的數(shù)字下變頻
4．2 可重配置數(shù)字下變頻結(jié)構(gòu)
4．3 本章小結(jié)
5 先粗糙劃分后精細劃分的混合信道化結(jié)構(gòu)
5．1 混合信道化結(jié)構(gòu)
5．2 設(shè)計實例
5．3 粗糙信道化
5．4 調(diào)諧單元
5．5 精細信道化
5．6 本章小結(jié)
6 數(shù)字信道化在電子戰(zhàn)中的應(yīng)用
6．1 TTFT-Tuning-Resampling信道化結(jié)構(gòu)
6．2 基于TPFT的粗糙信道化
6．3 調(diào)諧單元
6．4 重采樣濾波器
6．5 實驗測試
6．6 本章小結(jié)
7 數(shù)字信道化在商用無線電監(jiān)測中的應(yīng)用
7．1 無線電監(jiān)測系統(tǒng)
7．2 DRM30／FM雙模無線電監(jiān)測系統(tǒng)
7．3 本章小結(jié)
8 基于FPGA的多接收機同步系統(tǒng)
8．1 SerDes收發(fā)器的延遲變化
8．2 固定延遲SerDes收發(fā)器
8．3 實驗測試
8．4 本章小結(jié)
參考文獻