數(shù)字電子技術(shù)

項(xiàng)目1 數(shù)字邏輯電路基礎(chǔ)
1．1 數(shù)字電路概述
1．1．1 數(shù)字信號(hào)和數(shù)字電路
1．1．2 數(shù)字電子技術(shù)課程的特點(diǎn)和學(xué)習(xí)方法
*1．2 半導(dǎo)體器件及其開(kāi)關(guān)特性
1．2．1 半導(dǎo)體二極管及其開(kāi)關(guān)特性
1．2．2 半導(dǎo)體三極管及其開(kāi)關(guān)特性
1．2．3 半導(dǎo)體MOS管及其開(kāi)關(guān)特性
1．3 數(shù)制和二進(jìn)制代碼
1．3．1 常用的數(shù)制與運(yùn)算
1．3．2 不同進(jìn)制數(shù)之間的相互轉(zhuǎn)換
1．3．3 二進(jìn)制代碼
1．4 邏輯代數(shù)基礎(chǔ)
1．4．1 邏輯代數(shù)及其運(yùn)算
1．4．2 邏輯代數(shù)的公理和公式
1．4．3 邏輯代數(shù)的三大規(guī)則
1．4．4 邏輯函數(shù)的表示方法及相互轉(zhuǎn)換
1．4．5 邏輯函數(shù)的最小項(xiàng)及其最小項(xiàng)表達(dá)式
1．5 邏輯函數(shù)的化簡(jiǎn)
1．5．1 邏輯函數(shù)化簡(jiǎn)的意義和最簡(jiǎn)的與一或表達(dá)式
1．5．2 邏輯函數(shù)的代數(shù)化簡(jiǎn)法
1．5．3 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
項(xiàng)目1小結(jié)
項(xiàng)目1習(xí)題
項(xiàng)目2 邏輯門(mén)電路
2．1 邏輯門(mén)電路概述
2．2 3種基本邏輯門(mén)電路
2．2．1 二極管與門(mén)和或門(mén)電路
2．2．2 三極管非門(mén)電路
2．3 TTL集成邏輯門(mén)電路
2．3．1 典型TTL門(mén)電路
2．3．2 集電極開(kāi)路門(mén)和三態(tài)輸出門(mén)
2．3．3 TTL集成邏輯門(mén)電路的系列和類型
2．4 CMOS集成邏輯門(mén)電路
2．4．1 CMOS集成邏輯門(mén)電路的特點(diǎn)
2．4．2 典型CMOS集成門(mén)電路
2．4．3 CMOS集成門(mén)電路類型
2．5 集成邏輯門(mén)電路的性能參數(shù)及應(yīng)用
2．5．1 集成邏輯門(mén)電路的性能參數(shù)
2．5．2 集成邏輯門(mén)電路的應(yīng)用
項(xiàng)目2小結(jié)
項(xiàng)目2習(xí)題
項(xiàng)目3 組合邏輯電路
3．1 組合邏輯電路概述
3．1．1 組合邏輯電路的特點(diǎn)及類型
3．1．2 組合邏輯電路的邏輯功能描述
3．2 組合邏輯電路的分析和設(shè)計(jì)
3．2．1 組合邏輯電路的分析
3．2．2 組合邏輯電路的設(shè)計(jì)
*3．2．3 組合電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
3．3 常見(jiàn)組合邏輯電路及其應(yīng)用
3．3．1 編碼器及其應(yīng)用
3．3．2 譯碼器及其應(yīng)用
3．3．3 數(shù)據(jù)選擇器及其應(yīng)用
3．3．4 加法器及其應(yīng)用
3．3．5 數(shù)值比較器及其應(yīng)用
……
項(xiàng)目3 小結(jié)
項(xiàng)目4 觸發(fā)器
項(xiàng)目5 時(shí)序邏輯電路
項(xiàng)目6 脈沖信號(hào)的產(chǎn)生與整形
項(xiàng)目7 大規(guī)模集成電路
*項(xiàng)目8 數(shù)字系統(tǒng)的設(shè)計(jì)與制作
附錄A 實(shí)驗(yàn)技能訓(xùn)練
附錄B 國(guó)產(chǎn)半導(dǎo)體集成電路型號(hào)命名法（國(guó)家標(biāo)準(zhǔn)GB3430-82）
參考文獻(xiàn)