嵌入式系統(tǒng)設(shè)計(jì)

前言
第1章 嵌入式系統(tǒng)概述
1．1 嵌入式系統(tǒng)
1．1．1 嵌入式系統(tǒng)的定義
1．1．2 嵌入式系統(tǒng)的歷史
1．1．3 嵌入式系統(tǒng)的發(fā)展趨勢(shì)
1．2 嵌入式處理器
1．3 嵌入式操作系統(tǒng)
1．3．1 嵌入式操作系統(tǒng)簡(jiǎn)介
1．3．2 嵌入式實(shí)時(shí)操作系統(tǒng)的特點(diǎn)
1．3．3 常用的嵌入式操作系統(tǒng)
1．4 ARM Cortex系列嵌入式處理器
1．5 ARM Cortex-M0/M0+處理器
1．5．1 Cortex-M0/M0+處理器簡(jiǎn)介
1．5．2 Cortex-M0/M0+處理器的特性
1．6 NXP公司Cortex-M0/M0+系列處理器
1．6．1 LPC800系列
1．6．2 LPC1100/L系列
1．6．3 LPC1200系列
1．7 ARM Cortex-M處理器開發(fā)工具
1．7．1 集成開發(fā)環(huán)境
1．7．2 Proteus Design Suite仿真平臺(tái)
1．7．3 嵌入式操作系統(tǒng)支持
習(xí)題
第2章 ARM Cortex-M0內(nèi)核體系結(jié)構(gòu)
2．1 處理器結(jié)構(gòu)與特性
2．2 總線架構(gòu)
2．3 編程模型
2．3．1 操作模式和狀態(tài)
2．3．2 堆棧
2．3．3 內(nèi)核寄存器
2．3．4 內(nèi)部函數(shù)
2．4 存儲(chǔ)器模型
2．4．1 存儲(chǔ)區(qū)、類型和屬性
2．4．2 存儲(chǔ)器訪問(wèn)秩序
2．4．3 存儲(chǔ)器訪問(wèn)的行為
2．4．4 存儲(chǔ)器的字節(jié)存儲(chǔ)順序
2．4．5 數(shù)據(jù)類型
2．5 異常模型
2．5．1 異常狀態(tài)
2．5．2 異常類型
2．5．3 向量表
2．5．4 異常優(yōu)先級(jí)
2．5．5 異常的進(jìn)入和返回
2．5．6 中斷輸入及掛起行為
2．5．7 故障處理
2．5．8 異常處理程序
2．6 電源管理
2．6．1 進(jìn)入睡眠模式
2．6．2 從睡眠模式喚醒2．6．3 電源管理編程提示
2．7 核內(nèi)外設(shè)
2．7．1 系統(tǒng)控制模塊
2．7．2 嵌套向量中斷控制器
2．7．3 系統(tǒng)節(jié)拍定時(shí)器
習(xí)題
第3章 LPC1100系列處理器基礎(chǔ)
3．1 LPC1100系列處理器基本結(jié)構(gòu)
3．2 存儲(chǔ)器管理
3．2．1 LPC1100系列處理器存儲(chǔ)器映射
3．2．2 異常向量表及其重映射
3．2．3 Boot ROM
3．2．4 Flash存儲(chǔ)器訪問(wèn)
3．3 系統(tǒng)控制模塊
3．3．1 系統(tǒng)控制模塊概述
3．3．2 引腳描述
3．3．3 系統(tǒng)控制模塊寄存器
3．3．4 復(fù)位
3．3．5 掉電檢測(cè)
3．3．6 代碼安全與調(diào)試——代碼安全保護(hù)寄存器
3．4 時(shí)鐘系統(tǒng)
3．4．1 時(shí)鐘系統(tǒng)結(jié)構(gòu)
3．4．2 振蕩器
3．4．3 多路選擇輸出外部時(shí)鐘
3．4．4 PLL工作原理與使用
3．5 引腳描述與I/O口配置
3．5．1 引腳描述
3．5．2 I/O口的引腳模式
3．5．3 I/O口的配置
3．5．4 I/O配置示例
3．6 GPIO口的結(jié)構(gòu)及功能
3．6．1 GPIO口的結(jié)構(gòu)特點(diǎn)
3．6．2 GPIO口的配置
3．6．3 GPIO口中斷
3．6．4 GPIO應(yīng)用示例
3．7 中斷源及NVIC相關(guān)寄存器
3．7．1 中斷源
3．7．2 NVIC相關(guān)寄存器
3．8 串行線調(diào)試
3．8．1 串行線調(diào)試概述
3．8．2 串行線調(diào)試接口
3．8．3 SWD調(diào)試接口設(shè)置
3．9 LPC1100最小系統(tǒng)和開發(fā)板
3．9．1 LPC1100最小系統(tǒng)
3．9．2 LPC1114開發(fā)板
3．9．3 ISP程序下載
習(xí)題
第4章 LPC1100系列處理器外設(shè)
4．1 定時(shí)器/計(jì)數(shù)器
4．1．1 定時(shí)器/計(jì)數(shù)器概述4．1．2 定時(shí)器/計(jì)數(shù)器寄存器
4．1．3 定時(shí)器中斷設(shè)置
4．1．4 定時(shí)器操作示例
4．2 通用異步收發(fā)器
4．2．1 UART概述
4．2．2 UART接口引腳與配置
4．2．3 UART寄存器
4．2．4 RS-485/EIA-485模式的操作
4．2．5 UART中斷
4．2．6 UART接口電路設(shè)計(jì)
4．2．7 UART程序設(shè)計(jì)示例
4．3 I2C總線接口
4．3．1 I2C總線接口描述
4．3．2 I2C總線配置
4．3．3 I2C寄存器與功能描述
4．3．4 I2C接口中斷
4．3．5 I2C操作模式詳解
4．3．6 I2C狀態(tài)服務(wù)程序
4．3．7 I2C總線接口應(yīng)用示例
4．3．8 I2C程序設(shè)計(jì)
4．4 SSP同步串行端口控制器
4．4．1 引腳描述
4．4．2 基本配置
4．4．3 寄存器描述
4．4．4 SPI幀格式
4．4．5 SSI幀格式
4．4．6 Microwire幀格式
4．4．7 SSP接口中斷設(shè)置
4．4．8 SPI接口應(yīng)用示例
4．5 A-D轉(zhuǎn)換器
4．5．1 A-D轉(zhuǎn)換器概述
4．5．2 ADC引腳描述和配置
4．5．3 ADC寄存器
4．5．4 基本操作
4．5．5 ADC中斷設(shè)置
4．5．6 ADC操作與示例
4．6 看門狗定時(shí)器
4．6．1 看門狗定時(shí)器概述
4．6．2 時(shí)鐘和功率控制
4．6．3 看門狗定時(shí)器結(jié)構(gòu)
4．6．4 看門狗定時(shí)器的配置
4．6．5 看門狗定時(shí)器中斷
4．6．6 看門狗定時(shí)器應(yīng)用示例
4．7 電源管理單元
4．7．1 功率控制
4．7．2 功率控制相關(guān)寄存器
4．7．3 電源管理單元及其相關(guān)寄存器
4．7．4 節(jié)電工作模式的配置
4．7．5 三種節(jié)電模式的比較
4．7．6 功率控制注意事項(xiàng)4．7．7 CMSIS內(nèi)在函數(shù)
習(xí)題
第5章 基于CMSIS接口標(biāo)準(zhǔn)的軟件設(shè)計(jì)
5．1 CMSIS標(biāo)準(zhǔn)簡(jiǎn)介
5．2 CMSIS代碼規(guī)范
5．3 CMSIS文件結(jié)構(gòu)
5．4 CMSIS例子程序
5．5 Startup_LPC11xx．s啟動(dòng)代碼
5．5．1 啟動(dòng)代碼的作用
5．5．2 Startup_LPC11xx．s啟動(dòng)代碼分析
習(xí)題
附錄
附錄A Cortex-M0/M0+指令集
A．1 指令集匯總
A．2 內(nèi)部函數(shù)
附錄B 縮寫
附錄C 術(shù)語(yǔ)
參考文獻(xiàn)