計(jì)算機(jī)組成原理實(shí)用教程（第3版）

····························································
目錄Contents第1章計(jì)算機(jī)系統(tǒng)概論1
1.1計(jì)算機(jī)的發(fā)展?fàn)顩r1
1.1.1計(jì)算機(jī)的定義1
1.1.2計(jì)算機(jī)的發(fā)展2
1.1.3微處理器的發(fā)展3
1.2計(jì)算機(jī)系統(tǒng)的組成4
1.2.1計(jì)算機(jī)硬件系統(tǒng)5
1.2.2PC的基本結(jié)構(gòu)7
1.2.3計(jì)算機(jī)軟件系統(tǒng)8
1.3計(jì)算機(jī)的應(yīng)用10
1.4計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)12
1.5計(jì)算機(jī)的主要性能指標(biāo)13
習(xí)題114
第2章計(jì)算機(jī)中信息的表示方法17
2.1概述17
2.2數(shù)值數(shù)據(jù)的機(jī)內(nèi)表示方法18
2.2.1數(shù)值數(shù)據(jù)在機(jī)內(nèi)的表示18
2.2.2進(jìn)位計(jì)數(shù)制及相互轉(zhuǎn)換18
2.2.3數(shù)的符號表示22
2.2.4數(shù)的小數(shù)點(diǎn)表示25
2.2.5十進(jìn)制數(shù)據(jù)的表示28
2.3非數(shù)值數(shù)據(jù)的表示30
2.3.1邏輯數(shù)據(jù)30
2.3.2字符編碼30
2.3.3漢字編碼31
2.3.4圖像（圖形）的數(shù)字表示33◆計(jì)算機(jī)組成原理實(shí)用教程（第3版）目錄2.3.5語音的計(jì)算機(jī)表示33
2.3.6校驗(yàn)碼34
習(xí)題235
第3章運(yùn)算方法和運(yùn)算器39
3.1定點(diǎn)數(shù)的加法、減法運(yùn)算39
3.1.1補(bǔ)碼加、減法所依據(jù)的關(guān)系39
3.1.2補(bǔ)碼加、減法運(yùn)算規(guī)則40
3.1.3溢出的概念及檢測方法41
3.2二進(jìn)制加法器43
3.2.1半加器43
3.2.2全加器43
3.2.3加法器44
3.2.4十進(jìn)制加法器48
3.3定點(diǎn)數(shù)的乘、除法運(yùn)算48
3.3.1移位操作48
3.3.2原碼一位乘法49
3.3.3陣列乘法器52
3.3.4定點(diǎn)除法運(yùn)算52
3.4邏輯運(yùn)算57
3.4.1邏輯與57
3.4.2邏輯或57
3.4.3邏輯異或57
3.4.4邏輯非57
3.5定點(diǎn)運(yùn)算器的組成58
3.5.1定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)58
3.5.2集成多功能算術(shù)/邏輯運(yùn)算器59
3.6浮點(diǎn)數(shù)運(yùn)算60
3.6.1浮點(diǎn)數(shù)的加、減法60
3.6.2浮點(diǎn)數(shù)的乘、除法運(yùn)算62
習(xí)題363
第4章存儲器系統(tǒng)66
4.1存儲器概述66
4.1.1基本概念66
4.1.2存儲器分類67
4.1.3存儲器的性能指標(biāo)68
4.2半導(dǎo)體存儲器69
4.2.1半導(dǎo)體存儲器概述69
4.2.2RAM存儲原理72
4.2.3半導(dǎo)體RAM芯片74
4.2.4半導(dǎo)體ROM的工作原理77
4.3存儲器的組織80
4.4輔助存儲器83
4.4.1磁表面存儲器83
4.4.2硬磁盤存儲器86
4.4.3光盤存儲器91
4.4.4固態(tài)硬盤92
4.5存儲體系的概述93
4.6cache工作原理簡介95
4.6.1cache的引入95
4.6.2cache工作原理96
4.6.3主存—cache地址變換的地址映射97
4.6.4替換算法102
4.6.5主存—cache內(nèi)容的一致性問題104
4.6.6cache結(jié)構(gòu)舉例104
4.7虛擬存儲器的概念105
4.8存儲器的校驗(yàn)方法106
習(xí)題4107
第5章指令系統(tǒng)112
5.1概述112
5.2機(jī)器指令114
5.2.1機(jī)器指令格式114
5.2.2操作數(shù)類型和存儲方式117
5.2.3指令類型118
5.2.4指令助記符119
5.3尋址方式120
5.3.1指令的尋址方式120
5.3.2操作數(shù)的尋址方式120
5.4RISC技術(shù)124
5.4.1復(fù)雜指令CISC計(jì)算機(jī)124
5.4.2RISC技術(shù)的產(chǎn)生125
5.5MMX技術(shù)125
習(xí)題5127
第6章中央處理機(jī)的組織130
6.1CPU的功能130
6.2CPU的基本組成131
6.2.1運(yùn)算部件131
6.2.2寄存器設(shè)置131
6.2.3時序部件132
6.2.4控制單元136
6.3指令的執(zhí)行過程137
6.3.1模型計(jì)算機(jī)的總體結(jié)構(gòu)137
6.3.2模型機(jī)的指令系統(tǒng)140
6.3.3時序系統(tǒng)141
6.3.4指令執(zhí)行流程142
6.3.5指令的微操作控制信號序列145
6.4組合邏輯控制器的設(shè)計(jì)151
6.5微程序控制器的設(shè)計(jì)154
6.5.1微程序控制的基本原理154
6.5.2微程序設(shè)計(jì)技術(shù)159
6.6CPU性能設(shè)計(jì)164
習(xí)題6168
第7章總線及總線互連結(jié)構(gòu)172
7.1總線的基本概念173
7.1.1總線的特性173
7.1.2總線的類型174
7.1.3系統(tǒng)總線的組成174
7.1.4總線的數(shù)據(jù)傳輸方式175
7.2總線的設(shè)計(jì)要素177
7.2.1信號線類型177
7.2.2仲裁方法177
7.2.3定時方式180
7.2.4總線事務(wù)類型183
7.2.5總線帶寬184
7.3總線接口單元184
7.4總線性能指標(biāo)185
7.5總線標(biāo)準(zhǔn)及發(fā)展過程185
7.6總線結(jié)構(gòu)193
7.6.1總線結(jié)構(gòu)的物理實(shí)現(xiàn)193
7.6.2總線結(jié)構(gòu)193
7.6.3多總線分級結(jié)構(gòu)舉例195
習(xí)題7199
第8章輸入輸出設(shè)備202
8.1外設(shè)的分類與特點(diǎn)202
8.1.1外設(shè)的分類202
8.1.2外設(shè)的特點(diǎn)203
8.2輸入設(shè)備204
8.2.1鍵盤204
8.2.2鼠標(biāo)器205
8.2.3觸摸屏208
8.3輸出設(shè)備209
8.3.1打印機(jī)210
8.3.2顯示設(shè)備215
習(xí)題8222
第9章輸入輸出系統(tǒng)224
9.1I/O接口224
9.1.1I/O接口的功能224
9.1.2I/O接口的基本組成225
9.1.3接口的分類226
9.2I/O設(shè)備的尋址228
9.3I/O數(shù)據(jù)傳輸控制方式230
9.4程序直接控制的數(shù)據(jù)傳輸方式231
9.5程序中斷控制數(shù)據(jù)傳輸232
9.5.1中斷的基本概念232
9.5.2中斷結(jié)構(gòu)236
9.5.3中斷響應(yīng)及響應(yīng)的條件239
9.5.4向量中斷241
9.5.5中斷服務(wù)處理242
9.6直接存儲器訪問方式243
9.6.1直接存儲器訪問243
9.6.2DMA的特點(diǎn)243
9.6.3DMA三種工作方式244
9.6.4DMA控制器的組成244
9.6.5DMA操作過程246
9.6.6中斷方式與DMA方式的區(qū)別247
9.7通道和I/O處理器方式248
9.7.1通道控制方式248
9.7.2輸入輸出處理機(jī)249
9.8常用標(biāo)準(zhǔn)接口舉例250
習(xí)題9254
參考文獻(xiàn)258