數(shù)字電路項目教程

項目1舉重裁判表決電路的分析與設計

1.1數(shù)制與碼制

1.1.1數(shù)制

1.1.2碼制

1.2邏輯函數(shù)

1.2.1邏輯關系

1.2.2邏輯代數(shù)

1.2.3邏輯函數(shù)的化簡

1.2.4邏輯函數(shù)的表示方法

1.3能力訓練任務

1.3.1邏輯門電路的仿真測試

1.3.2與非門(74LS00)實現(xiàn)多種邏輯功能的仿真測試

1.3.3舉重裁判表決電路的仿真測試

項目小結(jié)

練習題

項目28路搶答器電路的分析與設計

2.1編碼器

2.1.1二進制編碼器

2.1.2二—十進制編碼器

2.1.3優(yōu)先編碼器

2.2譯碼器

2.2.1二進制譯碼器

2.2.2二—十進制譯碼器

2.2.3數(shù)碼顯示譯碼器

2.3數(shù)據(jù)選擇器與分配器

2.3.1數(shù)據(jù)選擇器

2.3.2數(shù)據(jù)分配器

2.4觸發(fā)器(Ⅰ)

2.4.1基本RS觸發(fā)器

2.4.2同步觸發(fā)器

2.4.3八D觸發(fā)鎖存器

2.5能力訓練任務

2.5.1編碼器的仿真測試

2.5.2譯碼器的仿真測試

2.5.3綜合應用編碼器和譯碼器的仿真測試

2.5.4觸發(fā)器的邏輯功能仿真測試

2.5.58路搶答器電路的仿真測試

項目小結(jié)

練習題

項目3可控多進制計數(shù)器電路的分析與設計

3.1觸發(fā)器(Ⅱ)

3.1.1邊沿D觸發(fā)器

3.1.2邊沿JK觸發(fā)器

3.1.3邊沿T觸發(fā)器和T′觸發(fā)器

3.2時序邏輯電路的分析方法

3.2.1同步時序邏輯電路的分析

3.2.2異步時序邏輯電路的分析

3.3同步計數(shù)器

3.3.1同步二進制計數(shù)器

3.3.2同步十進制計數(shù)器

3.3.3級聯(lián)法設計大容量同步N進制計數(shù)器

3.3.4同步邏輯電路的設計

3.4異步計數(shù)器

3.4.1異步二進制計數(shù)器

3.4.2異步十進制計數(shù)器

3.4.3級聯(lián)法設計大容量異步N進制計數(shù)器

3.5寄存器與移位寄存器

3.5.1寄存器

3.5.2移位寄存器

3.6能力訓練任務

3.6.1邊沿觸發(fā)器的仿真測試

3.6.2同步計數(shù)器的仿真測試

3.6.3異步計數(shù)器的仿真測試

3.6.4移位寄存器的仿真測試

3.6.5可控多進制計數(shù)器電路的仿真測試

項目小結(jié)

練習題

項目4報警電路的分析與設計

4.1555定時器

4.1.1555定時器的電路結(jié)構(gòu)

4.1.2555定時器構(gòu)成施密特觸發(fā)器

4.1.3555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器

4.1.4555定時器構(gòu)成多諧振蕩器

4.2555定時報警電路的設計

4.2.1單頻蜂鳴器報警電路的設計

4.2.2雙頻蜂鳴器報警電路的設計

4.2.3聲光報警電路的設計

4.3能力訓練任務

4.3.1多諧振蕩器的仿真測試

4.3.2單頻蜂鳴器報警電路的仿真測試

4.3.3雙頻蜂鳴器報警電路的仿真測試

4.3.4聲光報警電路的仿真測試

項目小結(jié)

練習題

項目5數(shù)字鐘電路的分析與設計

5.1秒發(fā)生器電路

5.1.1晶振構(gòu)成的秒發(fā)生器電路

5.1.2555定時器構(gòu)成的秒發(fā)生器電路

5.2時、分、秒計數(shù)電路

5.2.1構(gòu)建一百進制計數(shù)器

5.2.2構(gòu)建六十進制計數(shù)器

5.2.3構(gòu)建二十四進制計數(shù)器

5.2.4校時電路和秒閃電路

5.3能力訓練任務

5.3.1一百進制計數(shù)器的仿真測試

5.3.2六十進制計數(shù)器的仿真測試

5.3.3二十四進制計數(shù)器的仿真測試

5.3.4數(shù)字鐘電路的仿真測試

項目小結(jié)

練習題

參考文獻

附錄

附錄AMultisim 10仿真軟件簡介

附錄B常用數(shù)字集成電路的引腳圖