少妇被粗黑进进出出在线观看,jk制服白色丝袜自慰出水,人人妻人人妻人人片色AV

內(nèi)容簡(jiǎn)介

　　可編程通用邏輯門(mén)陣列芯片簡(jiǎn)稱(chēng)FPGA，與CPU，DSP并列為三大通用數(shù)字處理芯片，廣泛應(yīng)用于通信、航空航天、醫(yī)療、國(guó)防軍工以及安防視頻監(jiān)控等領(lǐng)域。通過(guò)本書(shū)的學(xué)習(xí)，讀者可以全面了解一顆FPGA芯片從設(shè)計(jì)、驗(yàn)證到流片的全部開(kāi)發(fā)過(guò)程。本書(shū)共分10章，采取“總―分”的編排方式。第1章從架構(gòu)的總體設(shè)計(jì)入題對(duì)FPGA進(jìn)行介紹。第2~10章，分別對(duì)其中的各個(gè)重要模塊逐一介紹，包括：時(shí)鐘網(wǎng)絡(luò)、電源/地線網(wǎng)絡(luò)和漏電流、可編程邏輯單元、可編程I/O模塊、DDR存儲(chǔ)器接口、數(shù)字延時(shí)鎖定環(huán)、連線連接盒、互連線段長(zhǎng)度分布以及配置模塊。本書(shū)適合從事集成電路設(shè)計(jì)的資深工程師、微電子專(zhuān)業(yè)高年級(jí)研究生以及從事微電子專(zhuān)業(yè)教學(xué)研究的教師和科研人員閱讀。本書(shū)還可以作為高等院校教授集成電路設(shè)計(jì)的輔助資料。

作者簡(jiǎn)介

　　申請(qǐng)人于2009年3月至2012年8月在中科院電子所可編程芯片與系統(tǒng)研究室攻讀博士學(xué)位，從事下一代SOC FPGA的關(guān)鍵集成技術(shù)研究。博士課題來(lái)源于中科院/國(guó)家外專(zhuān)局的創(chuàng)新團(tuán)隊(duì)國(guó)際合作伙伴計(jì)劃片上可編程系統(tǒng)前沿技術(shù)研究”。博士畢業(yè)獲微電子與固體電子學(xué)博士學(xué)位。同年，以申請(qǐng)人博士論文為基礎(chǔ)，幫助實(shí)驗(yàn)室申請(qǐng)了國(guó)家自然科學(xué)基金面上項(xiàng)目基于TSV互連的三維FPGA架構(gòu)及關(guān)鍵技術(shù)研究”。2012年博士畢業(yè)后，選擇留所繼續(xù)從事博士后研究工作，并作為國(guó)自基金項(xiàng)目的實(shí)際負(fù)責(zé)人，管理項(xiàng)目的整體推進(jìn)，指導(dǎo)學(xué)生完成了2篇論文的投稿。博士后期間，參與了兩款FPGA芯片的研制工作，分別是0.13um 百萬(wàn)門(mén)級(jí)FPGA（中科院重點(diǎn)方向性項(xiàng)目）和40nm FPGA-ip核（國(guó)家重大專(zhuān)項(xiàng)）。2015年博士后出站，出站報(bào)告FPGA時(shí)鐘分布網(wǎng)絡(luò)研究”從延時(shí)、面積、功耗、靈活性以及熱性能等多方面，對(duì)FPGA的關(guān)鍵架構(gòu)技術(shù)進(jìn)行了研究。

圖書(shū)目錄

第1 章 FPGA 架構(gòu)總體設(shè)計(jì) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 1
1．1 FPGA 芯片研制流程???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 1
1．2 FPGA 架構(gòu)設(shè)計(jì)流程???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 7
1．3 FPGA 規(guī)模和資源劃分 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 17
1．4 FPGA 中功能模塊劃分 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 20
本章參考文獻(xiàn) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 26
第2 章 FPGA 中時(shí)鐘網(wǎng)絡(luò) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 30
2．1 簡(jiǎn)介 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 30
2．2 FPGA CDN 建模 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 33
2．3 時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)方法 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 43
2．4 時(shí)鐘網(wǎng)絡(luò)的靈活性 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 48
2．5 路由級(jí)聯(lián) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 51
2．6 仿真實(shí)驗(yàn) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 55
2．7 時(shí)鐘網(wǎng)絡(luò)熱學(xué)建模 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 61
2．8 仿真實(shí)驗(yàn) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 62
本章參考文獻(xiàn) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 66
第3 章 FPGA 中電源/地線網(wǎng)絡(luò)和漏電流 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????? 68
3．1 電源/地線網(wǎng)絡(luò) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 68
3．2 IR-DROP 分析與優(yōu)化 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 71
3．3 漏電流組成 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 73
3．4 降低漏電流的方法 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 74
3．5 基于VIA 分布的IR-DROP 分析 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 77
3．6 仿真實(shí)驗(yàn) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 81
3．7 不均勻測(cè)試點(diǎn)的IR-DROP 求解 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 87
3．8 FPGA 電源網(wǎng)絡(luò)IR-DROP 分析 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 89
本章參考文獻(xiàn) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 94
第4 章 FPGA 中可編程邏輯單元 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 98
4．1 基于多路選擇器的邏輯單元 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 98
4．2 基于四輸入LUT 的可編程邏輯單元的設(shè)計(jì) ???????????????????????????????????????????????????????????????????????????????????? 102
4．3 LUT 的模型與實(shí)現(xiàn) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 103
4．4 LUT 的輸入數(shù)目K 的確定 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 106
4．5 進(jìn)位邏輯 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 109
4．6 基于查找表結(jié)構(gòu)的FPGA 的不足 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????? 115
4．7 AIC 結(jié)構(gòu)邏輯簇 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 117
4．8 基于AIC 結(jié)構(gòu)FPGA 的邏輯簇 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 120
4．9 面向AIC 的映射工具及結(jié)構(gòu)評(píng)估平臺(tái) ???????????????????????????????????????????????????????????????????????????????????????????????? 124
4．10 結(jié)構(gòu)特征匹配的AIC 簇互連優(yōu)化 ???????????????????????????????????????????????????????????????????????????????????????????????????????? 125
4．11 仿真分析和比較 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 131
本章參考文獻(xiàn) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 133
第5 章 FPGA 中可編程I/O 模塊 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 136
5．1 可編程I/O 系統(tǒng)結(jié)構(gòu) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 136
5．2 IOE 中的可編程輸入緩沖器設(shè)計(jì) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????? 138
5．3 IOE 中的可編程輸出緩沖器設(shè)計(jì) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????? 144
5．4 可編程I/O 的后端版圖設(shè)計(jì)???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 156
5．5 高可靠I/O 模塊的后端版圖與測(cè)試 ?????????????????????????????????????????????????????????????????????????????????????????????????????????? 166
5．6 可編程I/O 的供電策略 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 172
5．7 全芯片IO 的ESD 技術(shù) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 173
本章參考文獻(xiàn) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 179
第6 章 FPGA 中DDR 存儲(chǔ)器接口 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 182
6．1 DDR SDRAM 芯片的工作原理 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 182
6．2 FPGA 芯片中DDR 存儲(chǔ)器接口系統(tǒng)設(shè)計(jì) ?????????????????????????????????????????????????????????????????????????????????????????? 184
6．3 DDR 存儲(chǔ)器接口控制器的設(shè)計(jì)和驗(yàn)證 ???????????????????????????????????????????????????????????????????????????????????????????????? 191
6．4 延時(shí)鎖相技術(shù) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 194
6．5 延時(shí)鎖定環(huán)電路的分析與對(duì)比 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 196
6．6 數(shù)字延時(shí)鎖定環(huán)電路的性能分析與優(yōu)化 ???????????????????????????????????????????????????????????????????????????????????????????? 201
6．7 延時(shí)鎖定環(huán)線性模型與穩(wěn)定性分析 ???????????????????????????????????????????????????????????????????????????????????????????????????????? 205
本章參考文獻(xiàn) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 209
第7 章 FPGA 中數(shù)字延時(shí)鎖定環(huán) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 213
7．1 實(shí)現(xiàn)相移的全數(shù)字延遲鎖定環(huán) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 213
7．2 數(shù)字控制延時(shí)鏈 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 215
7．3 時(shí)間數(shù)字轉(zhuǎn)換器 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 220
7．4 雙向移位計(jì)數(shù)器 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 221
7．5 鑒相器與鎖定邏輯 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 222
7．6 延遲鎖定環(huán)的版圖設(shè)計(jì) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 224
7．7 延遲鎖定環(huán)環(huán)路的仿真 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 224
7．8 芯片的物理實(shí)現(xiàn)與測(cè)試平臺(tái) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 225
7．9 DDR 接口的數(shù)據(jù)通路的測(cè)試驗(yàn)證 ???????????????????????????????????????????????????????????????????????????????????????????????????????????? 227
7．10 數(shù)字延時(shí)鎖定環(huán)的測(cè)試 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 229
7．11 數(shù)字占空比矯正電路的測(cè)試 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 232
本章參考文獻(xiàn) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 234
第8 章 FPGA 中連線連接盒 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 236
8．1 引言 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 236
8．2 問(wèn)題分析 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 237
8．3 利用模擬退火算法優(yōu)化CB 拓?fù)浣Y(jié)構(gòu) ???????????????????????????????????????????????????????????????????????????????????????????????????? 241
8．4 實(shí)驗(yàn)及結(jié)果分析 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 246
8．5 連線開(kāi)關(guān)盒的電路結(jié)構(gòu)設(shè)計(jì)方法 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????? 251
本章參考文獻(xiàn) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 259
第9 章 FPGA 中互連線段長(zhǎng)度分布 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 261
9．1 所提優(yōu)化方法的基本思路 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 261
9．2 以面積延時(shí)積最小為目標(biāo)的優(yōu)化 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????? 265
9．3 針對(duì)所提優(yōu)化方法的討論 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 268
9．4 設(shè)計(jì)實(shí)驗(yàn) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 269
9．5 FPGA 芯片的設(shè)計(jì)實(shí)現(xiàn) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 270
9．6 芯片的測(cè)試準(zhǔn)備 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 272
本章參考文獻(xiàn) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 275
第10 章 FPGA 中的配置模塊 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 277
10．1 配置系統(tǒng)的基本組成及特點(diǎn) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 277
10．2 配置系統(tǒng)的功能需求 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 279
10．3 配置系統(tǒng)的硬件結(jié)構(gòu)分析 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 281
10．4 配置碼流協(xié)議的結(jié)構(gòu)及其對(duì)配置系統(tǒng)的影響 ?????????????????????????????????????????????????????????????????????????????? 286
10．5 配置系統(tǒng)總體框架 ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 292
10．6 配置碼流協(xié)議的設(shè)計(jì) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 297
10．7 配置系統(tǒng)的電路設(shè)計(jì)與實(shí)現(xiàn) ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 300
10．8 配置系統(tǒng)采用的驗(yàn)證工具與方法 ???????????????????????????????????????????????????????????????????????????????????????????????????????????? 305
10．9 配置系統(tǒng)的驗(yàn)證方案與功能點(diǎn)的抽取 ???????????????????????????????????????????????????????????????????????????????????????????????? 310
10．10 配置系統(tǒng)功能驗(yàn)證平臺(tái)的設(shè)計(jì) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????? 312
10．11 配置系統(tǒng)驗(yàn)證結(jié)果 ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 319
本章參考文獻(xiàn) ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? 324