注冊(cè) | 登錄讀書(shū)好，好讀書(shū)，讀好書(shū)！
讀書(shū)網(wǎng)-DuShu.com
當(dāng)前位置： 首頁(yè)出版圖書(shū)科學(xué)技術(shù)工業(yè)技術(shù)建筑科學(xué)建筑理論計(jì)算機(jī)體系結(jié)構(gòu)新講

計(jì)算機(jī)體系結(jié)構(gòu)新講

計(jì)算機(jī)體系結(jié)構(gòu)新講

定　價(jià)：￥35.00

作　者： 羅忠文，楊林權(quán)，陳亮，龔君芳
出版社： 中國(guó)地質(zhì)大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽： 暫缺

購(gòu)買(mǎi)這本書(shū)可以去

ISBN： 9787562534181 出版時(shí)間： 2015-12-01 包裝：
開(kāi)本： 16開(kāi) 頁(yè)數(shù)： 135 字?jǐn)?shù)：  

內(nèi)容簡(jiǎn)介

　　《計(jì)算機(jī)體系結(jié)構(gòu)新講》試圖用比較精簡(jiǎn)的篇幅來(lái)概括性地介紹計(jì)算機(jī)從語(yǔ)言編寫(xiě)的程序到終硬件執(zhí)行的整個(gè)過(guò)程，以便計(jì)算機(jī)及信息相關(guān)專(zhuān)業(yè)的學(xué)生對(duì)計(jì)算機(jī)軟、硬件結(jié)構(gòu)及構(gòu)成有一個(gè)總體了解。《計(jì)算機(jī)體系結(jié)構(gòu)新講》內(nèi)容大致上分為以下幾個(gè)方面。其一是計(jì)算機(jī)的系統(tǒng)軟件，擬從計(jì)算機(jī)語(yǔ)言出發(fā)，介紹低級(jí)的匯編語(yǔ)言，后到機(jī)器語(yǔ)言。在整個(gè)介紹過(guò)程中，將重點(diǎn)關(guān)注語(yǔ)言間的轉(zhuǎn)換。通過(guò)這個(gè)過(guò)程，讓同學(xué)理解編譯器及解釋器的工作原理。其二是對(duì)處理器設(shè)計(jì)的具體過(guò)程進(jìn)行分析。其三是介紹外設(shè)的訪(fǎng)問(wèn)方法及一些重要的思想，如輪循、中斷、RA工D等。其四是通過(guò)計(jì)算機(jī)體系結(jié)構(gòu)來(lái)提高計(jì)算的性能，包括利用流水線(xiàn)結(jié)構(gòu)提高處理器的性能，通過(guò)高速緩存來(lái)提高內(nèi)存的訪(fǎng)問(wèn)速度，通過(guò)虛擬內(nèi)存技術(shù)來(lái)擴(kuò)大內(nèi)存空間，并且重要的是提供了多個(gè)程序訪(fǎng)問(wèn)內(nèi)存的一種良好機(jī)制。同時(shí)討論了面向大數(shù)據(jù)時(shí)代的倉(cāng)庫(kù)式數(shù)據(jù)中心等。

作者簡(jiǎn)介

暫缺《計(jì)算機(jī)體系結(jié)構(gòu)新講》作者簡(jiǎn)介

圖書(shū)目錄

第一章 匯編語(yǔ)言與匯編指令
第一節(jié) 概述
第二節(jié) 匯編指令
第三節(jié) 匯編指令中的操作數(shù)：寄存器
第四節(jié) 匯編指令中的操作數(shù)：立即數(shù)
第五節(jié) 匯編指令中的操作數(shù)：內(nèi)存
第六節(jié) MIPS程序控制指令
第七節(jié) 函數(shù)調(diào)用
第八節(jié) 邏輯運(yùn)算
第二章 指令表示
第一節(jié) 以數(shù)的形式出現(xiàn)的指令
第二節(jié) 反匯編
第三節(jié) 偽指令
第三章 浮點(diǎn)數(shù)
第一節(jié) 浮點(diǎn)數(shù)的表示
第二節(jié) IEEE754浮點(diǎn)數(shù)標(biāo)準(zhǔn)
第三節(jié) 特殊數(shù)的表示法
第四節(jié) MIPS浮點(diǎn)數(shù)結(jié)構(gòu)
第四章 程序的運(yùn)行
第一節(jié) 解釋和翻譯
第二節(jié) 匯編器
第三節(jié) 鏈接器
第四節(jié) 裝入器
第五節(jié) 綜合例子
第五章 電路基礎(chǔ)與基本計(jì)算模塊
第一節(jié) 同步數(shù)字系統(tǒng)
第二節(jié) 信號(hào)與波形
第三節(jié) 狀態(tài)單元
第四節(jié) 組合邏輯電路的表示
第五節(jié) 布爾代數(shù)
第六節(jié) 組合邏輯塊
第六章 CPU設(shè)計(jì)
第一節(jié) CPU設(shè)計(jì)引論
第二節(jié) 單周期指令CPU的數(shù)據(jù)通道設(shè)計(jì)
第三節(jié) 單周期指令CPU的控制通道設(shè)計(jì)
第七章 流水線(xiàn)改進(jìn)性能
第一節(jié) 流水線(xiàn)結(jié)構(gòu)概述
第二節(jié) 結(jié)構(gòu)困境
第三節(jié) 控制困境
第四節(jié) 數(shù)據(jù)困境
第八章 存儲(chǔ)設(shè)計(jì)
第一節(jié) 高速緩沖存儲(chǔ)器（cache）
第二節(jié) cache索引
第三節(jié) 內(nèi)存讀寫(xiě)
第四節(jié) 虛擬內(nèi)存
第九章 輸入輸出
第一節(jié) 輸入輸出概述
第二節(jié) 網(wǎng)絡(luò)
第三節(jié) 磁盤(pán)
第十章 基于SOPC設(shè)計(jì)CPU
第一節(jié) QuartusII概覽
第二節(jié) 使用庫(kù)中模塊設(shè)計(jì)費(fèi)波拉契數(shù)計(jì)算器
第三節(jié) 分層設(shè)計(jì)實(shí)現(xiàn)一個(gè)計(jì)數(shù)器
第四節(jié) 用FPGA完成一個(gè)16位CPU的設(shè)計(jì)概述
第五節(jié) 基于FPGA設(shè)計(jì)寄存器文件
第六節(jié) 基于FPGA設(shè)計(jì)ALU和程序記數(shù)器
第七節(jié) 基于FPGA設(shè)計(jì)存儲(chǔ)器
第八節(jié) 基于FPGA設(shè)計(jì)控制邏輯
第九節(jié) 相關(guān)問(wèn)題的討論
附錄
主要參考文獻(xiàn)

本目錄推薦

掃描二維碼
Copyright ? 讀書(shū)網(wǎng) www.shuitoufair.cn 2005-2020, All Rights Reserved.
鄂ICP備15019699號(hào) 鄂公網(wǎng)安備 42010302001612號(hào)