Xilinx FPGA權(quán)威設(shè)計(jì)指南：Vivado 2014集成開(kāi)發(fā)環(huán)境

　　Xilinx新一代集成開(kāi)發(fā)環(huán)境Vivado突出基于知識(shí)產(chǎn)權(quán)（Intellectual Properity，IP）核的設(shè)計(jì)方法，更加體現(xiàn)系統(tǒng)級(jí)設(shè)計(jì)的思想，進(jìn)一步增強(qiáng)了設(shè)計(jì)者對(duì)FPGA底層布局和布線的干預(yù)能力，以及允許設(shè)計(jì)者通過(guò)選擇不同的設(shè)計(jì)策略，對(duì)不同的實(shí)現(xiàn)方法進(jìn)行探索，從中找到最佳的實(shí)現(xiàn)解決方案。這些設(shè)計(jì)思想和設(shè)計(jì)方法，大大的提高了FPGA的設(shè)計(jì)效率。本書(shū)是在《Xilinx FPGA設(shè)計(jì)權(quán)威指南—Vivado集成設(shè)計(jì)環(huán)境》（清華大學(xué)出版社，2014）基礎(chǔ)上，針對(duì)讀者提出的意見(jiàn)和建議，對(duì)原書(shū)進(jìn)行了大幅度修訂。該書(shū)從原來(lái)的Vivado 2013.3集成開(kāi)發(fā)環(huán)境升級(jí)到Vivado 2014.3集成開(kāi)發(fā)環(huán)境，并增加了IP核設(shè)計(jì)的內(nèi)容。此外，還大幅度增加了對(duì)高級(jí)約束內(nèi)容的講解，并對(duì)原書(shū)章節(jié)的順序進(jìn)行了調(diào)整，以方便讀者的學(xué)習(xí)。

　　何賓 從事數(shù)字系統(tǒng)EDA方面的本科生和研究生相關(guān)課程的教學(xué)和科研工作，并在多個(gè)省市進(jìn)行大學(xué)生電子設(shè)計(jì)競(jìng)賽FPGA專題方面的教師培訓(xùn)工作，在EDA教學(xué)和科研方面積累了豐富的經(jīng)驗(yàn)。曾出版相關(guān)圖書(shū)《EDA原理及應(yīng)用》、《EDA原理及應(yīng)用實(shí)驗(yàn)教程》、《片上可編程系統(tǒng)原理及應(yīng)用》、《FPGA數(shù)字信號(hào)處理實(shí)現(xiàn)原理及方法》、《Xilinx可編程邏輯器件設(shè)計(jì)技術(shù)詳解》、《數(shù)字與片上系統(tǒng)設(shè)計(jì)教程》、《EDA原理及Verilog實(shí)現(xiàn)》、《基于AXI4的可編程SOC系統(tǒng)設(shè)計(jì)》。