VHDL程序設(shè)計教程（第4版）

第1章 緒論
1.1 VHDL概述
1.1.1 硬件描述語言的誕生
1.1.2 HDL語言的種類
1.1.3 VHDL語言的特點
1.1.4 VHDL語言的優(yōu)勢
1.2 VHDL語言設(shè)計環(huán)境
1.2.1 設(shè)計工具
1.2.2 仿真工具
1.3 VHDL語言設(shè)計實現(xiàn)
1.4 VHDL語言課程教學(xué)建議
1.4.1 課時安排
1.4.2 實驗
1.5 小結(jié)
1.6 習(xí)題
第2章 VHDL語言的詞法基礎(chǔ)
2.1 對象
2.1.1 對象的聲明與初始化
2.1.2 常量
2.1.3 變量
2.1.4 信號
2.1.5 文件
2.1.6 對象的隱式創(chuàng)建
2.2 詞法元素
2.2.1 數(shù)字
2.2.2 字符、字符串及位串
2.2.3 分隔符
2.2.4 標識符和保留字
2.2.5 注釋
2.3 數(shù)據(jù)類型
2.3.1 類型與子類型
2.3.2 標量類型
2.3.3 復(fù)合類型
2.3.4 存取類型
2.3.5 文件類型
2.3.6 隱含類型
2.3.7 IEEE標準類型
2.3.8 類型轉(zhuǎn)換
2.4 運算操作符
2.4.1 邏輯運算符
2.4.2 關(guān)系運算符
2.4.3 移位運算符
2.4.4 并置運算符
2.4.5 算術(shù)運算符
2.4.6 狀態(tài)運算符
2.4.7 運算符的優(yōu)先級
2.5 小結(jié)
2.6 習(xí)題
第3章 VHDL語言的程序結(jié)構(gòu)
3.1 實體
3.1.1 類型說明部分
3.1.2 端口說明部分
3.1.3 實體說明部分
3.1.4 實體語句部分
3.2 結(jié)構(gòu)體
3.2.1 結(jié)構(gòu)體名
3.2.2 結(jié)構(gòu)體說明部分
3.2.3 結(jié)構(gòu)體語句
3.2.4 進程語句
3.2.5 模塊語句
3.3 子程序
3.3.1 過程語句
3.3.2 函數(shù)語句
3.3.3 RETURN語句
3.4 VHDL程序設(shè)計風(fēng)格
3.4.1 結(jié)構(gòu)體的行為描述法
3.4.2 結(jié)構(gòu)體的數(shù)據(jù)流描述法
3.4.3 結(jié)構(gòu)體的結(jié)構(gòu)化描述法
3.5 小結(jié)
3.6 習(xí)題
第4章 VHDL的語法基礎(chǔ)
第5章 VHDL程序設(shè)計基礎(chǔ)
第6章 VHDL程序設(shè)計實踐
第7章 VHDL仿真與測試
第8章 VHDL標準程序接口
第9章 IP復(fù)用與SoC設(shè)計