數(shù)字電子技術(shù)及EDA設(shè)計(jì)項(xiàng)目教程

第1篇
第1章 數(shù)字電路基礎(chǔ)
1.1 數(shù)字電路的認(rèn)識
1.1.1 數(shù)字信號與數(shù)字電路
1.1.2 數(shù)字電路的特點(diǎn)與分類
1.2 數(shù)制及碼制
1.2.1 數(shù)制及其轉(zhuǎn)換
1.2.2 幾種常用編碼
1.3 邏輯事件與邏輯代數(shù)
1.3.1 基本邏輯事件的表示方法
1.3.2 邏輯變量與邏輯函數(shù)
1.3.3 邏輯函數(shù)的化簡
1.4 邏輯門電路
1.4.1 基本門電路
1.4.2 不同系列門電路
1.4.3 門電路綜合應(yīng)用
實(shí)訓(xùn)1 TTL與非門的邏輯功能和電壓傳 輸特性的測試
實(shí)訓(xùn)2 樓梯照明電路的邏輯控制
習(xí)題1
第2章 組合邏輯電路分析與設(shè)計(jì)
2.1 組合邏輯電路的分析和設(shè)計(jì)方法
2.1.1 組合邏輯電路的分析方法
2.1.2 組合邏輯電路的傳統(tǒng)設(shè)計(jì)方法
2.2 集成組合邏輯電路分析與設(shè)計(jì)
2.2.1 編碼器
2.2.2 譯碼器及顯示電路
2.2.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
2.2.4 加法器
2.3 常用集成組合電路應(yīng)用實(shí)例
2.3.1 編碼器的應(yīng)用
2.3.2 譯碼器的應(yīng)用
2.3.3 數(shù)據(jù)選擇器的應(yīng)用
2.4 常用集成電路簡介
實(shí)訓(xùn)3 組合邏輯電路設(shè)計(jì)
實(shí)訓(xùn)4 譯碼器實(shí)驗(yàn)
習(xí)題2
第3章 觸發(fā)器及其應(yīng)用
3.1 觸發(fā)器概述
3.1.1 觸發(fā)器的基本電路
3.1.2 觸發(fā)器的觸發(fā)方式
3.1.3 各種邏輯功能的觸發(fā)器
3.2 觸發(fā)器間的相互轉(zhuǎn)換
3.2.1 JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器
3.2.2 JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器
3.2.3 D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器
3.2.4 D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器
3.3 觸發(fā)器的應(yīng)用
3.3.1 觸發(fā)器構(gòu)成寄存器
3.3.2 觸發(fā)器構(gòu)成分頻電路
3.4 555定時(shí)器及其應(yīng)用（脈沖信號的產(chǎn) 生與整形）
3.4.1 集成555定時(shí)器
3.4.2 555定時(shí)器的應(yīng)用
3.5 常用觸發(fā)器集成電路簡介
實(shí)訓(xùn)5 觸發(fā)器邏輯功能的測試
實(shí)訓(xùn)6 555定時(shí)電路及其應(yīng)用
習(xí)題3
第4章 時(shí)序邏輯電路
4.1 時(shí)序邏輯電路的分析方法
4.1.1 時(shí)序邏輯電路的特點(diǎn)
4.1.2 時(shí)序邏輯電路的分析方法與步驟
4.1.3 時(shí)序邏輯電路分析實(shí)例
4.2 計(jì)數(shù)器
4.2.1 計(jì)數(shù)器及其表示方法
4.2.2 計(jì)數(shù)器應(yīng)用實(shí)例
4.2.3 常用TTL集成計(jì)數(shù)器簡介
4.3 寄存器
4.3.1 寄存器的功能和分類
4.3.2 寄存器應(yīng)用實(shí)例
實(shí)訓(xùn)7 計(jì)數(shù)、譯碼與顯示電路
實(shí)訓(xùn)8 寄存器實(shí)驗(yàn)
習(xí)題4
第2篇 EDA技術(shù)入門篇
第5章 EDA技術(shù)入門
5.1 EDA技術(shù)
5.1.1 概述
5.1.2 EDA技術(shù)的基本特征
5.2 可編程邏輯器件
5.2.1 簡單可編程邏輯器件
5.2.2 高密度可編程邏輯器件
5.2.3 Altera公司的可編程邏輯器件
5.3 MAX+plusⅡ開發(fā)軟件
5.3.1 MAX+plusⅡ軟件介紹
5.3.2 MAX+plusⅡ軟件安裝
5.3.3 MAX+plusⅡ設(shè)計(jì)向?qū)?br />5.4 QuartusⅡ開發(fā)軟件
5.4.1 QuartusⅡ軟件介紹
5.4.2 QuartusⅡ軟件安裝
5.4.3 QuartusⅡ軟件設(shè)計(jì)向?qū)?br />實(shí)訓(xùn)9 基本門電路的EDA設(shè)計(jì)與 分析
習(xí)題5
第6章 VHDL硬件描述語言
6.1 VHDL概述
6.1.1 VHDL的特點(diǎn)
6.1.2 VHDL程序的一般結(jié)構(gòu)
6.2 VHDL語言的程序結(jié)構(gòu)
6.2.1 實(shí)體
6.2.2 結(jié)構(gòu)體
6.2.3 程序包、庫及配置
6.3 VHDL的基本語句
6.3.1 并行語句
6.3.2 順序語句
6.4 VHDL語言的數(shù)據(jù)類型及運(yùn)算操 作符
6.4.1 VHDL語言的客體及其分類
6.4.2 VHDL語言的運(yùn)算操作符
實(shí)訓(xùn)10 數(shù)據(jù)分配器的EDA設(shè)計(jì)
習(xí)題6
第7章 VHDL設(shè)計(jì)舉例
7.1 組合邏輯電路的設(shè)計(jì)
7.2 時(shí)序邏輯電路的設(shè)計(jì)
7.2.1 觸發(fā)器的EDA設(shè)計(jì)
7.2.2 計(jì)數(shù)器的EDA設(shè)計(jì)
7.2.3 基本移位寄存器的EDA設(shè)計(jì)
實(shí)訓(xùn)11 基本計(jì)數(shù)器的EDA設(shè)計(jì)
習(xí)題7
第3篇 能力進(jìn)階篇
第8章 半導(dǎo)體存儲器
8.1 概述
8.2 存儲器的種類
8.2.1 隨機(jī)存取存儲器RAM
8.2.2 只讀存儲器ROM
8.3 存儲器的應(yīng)用
8.3.1 存儲數(shù)據(jù)、程序
8.3.2 實(shí)現(xiàn)邏輯函數(shù)
8.4 存儲器常用芯片簡介
8.4.1 6116芯片
8.4.2 EPROM 2764芯片
實(shí)訓(xùn)12 EPROM的固化與擦除
實(shí)訓(xùn)13 RAM的測試
習(xí)題8
第9章 A/D、D/A轉(zhuǎn)換
9.1 A/D轉(zhuǎn)換的基本原理和類型
9.1.1 A/D轉(zhuǎn)換的基本原理
9.1.2 A/D轉(zhuǎn)換器的類型
9.2 D/A轉(zhuǎn)換的基本原理和類型
9.2.1 D/A轉(zhuǎn)換的基本原理
9.2.2 D/A轉(zhuǎn)換器的類型
9.3 常用集成ADC簡介
9.3.1 ADC0809
9.3.2 MC14433
9.3.3 ADC的應(yīng)用實(shí)例
9.4 常用集成DAC簡介
9.4.1 DAC0830系列
9.4.2 10位CMOS DAC-AD7533
實(shí)訓(xùn)14 模數(shù)轉(zhuǎn)換器
實(shí)訓(xùn)15 數(shù)模轉(zhuǎn)換器
習(xí)題9
第10章 數(shù)字電路及其EDA技術(shù)課 程設(shè)計(jì)
10.1 交通燈控制器
10.1.1 任務(wù)目標(biāo)
10.1.2 交通燈控制器的實(shí)現(xiàn)
10.2 數(shù)字頻率計(jì)的設(shè)計(jì)與制作
10.2.1 測頻原理
10.2.2 頻率計(jì)的實(shí)現(xiàn)
10.2.3 VHDL程序
10.3 音樂發(fā)生器
10.3.1 音名與頻率的關(guān)系
10.3.2 音長的控制
10.3.3 演奏時(shí)音名的動(dòng)態(tài)顯示
10.3.4 VHDL程序
實(shí)訓(xùn)16 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
參考文獻(xiàn)