計算機硬件系統(tǒng)實驗教程

第1章  THINPAD教學計算機硬件平臺
  1．1 概述
  1．2 可編程邏輯器件簡介
    1．2．1 可編程邏輯器件簡介
    1．2．2 FPGA工作原理及內(nèi)部結構
    1．2．3 CPLD工作原理及內(nèi)部結構
  1．3 教學機總體結構
  1．4 實驗芯片
    1．4．1 FPGA芯片
    1．4．2 CPLD芯片
  1．5 存儲器
    1．5．1 SRAM
    1．5．2 Flash
  1．6 總線
  1．7 外部接口
第2章  THINPAD教學計算機軟件平臺
  2．1 概述
  2．2 指令系統(tǒng)
    2．2．1 教學計算機指令格式
    2．2．2 教學計算機指令及功能
  2．3 監(jiān)控程序
    2．3．1 監(jiān)控程序簡介
    2．3．2 監(jiān)控程序框架
    2．3．3 監(jiān)控程序支持的命令
    2．3．4 對中斷的支持
    2．3．5 監(jiān)控程序使用
  2．4 模擬器
    2．4．1 模擬器簡介
    2．4．2 模擬器使用
  2．5 匯編器Asselnbleler
  2．6 終端程序Term
  2．7 數(shù)據(jù)通信
第3章  VHDL硬件描述語言
  3．1 概述
  3．2 程序結構
    3．2．1 基本結構
    3．2．2 實體
    3．2．3 結構體
    3．2．4 配置
    3．2．5 包集合
    3．2．6 庫
    3．2．7 結構體子結構
  3．3 語言元素
    3．3．1 標識符
    3．3．2 數(shù)據(jù)對象
    3．3．3 數(shù)據(jù)類型
    3．3．4 運算符與操作符
    3．3．5 屬性
  3．4 基本描述語句
    3．4．1 順序描述語句
    3．4．2 并行描述語句
  3．5 描述方式
    3．5．1 行為描述
    3．5．2 寄存器傳輸描述方式
    3．5．3 結構化描述
第4章  開發(fā)環(huán)境
  4．1 概述
  4．2 ISE用戶界面
  4．3 秒表設計實例
    4．3．1 創(chuàng)建空白工程
    4．3．2 添加源文件
    4．3．3 綜合與功能仿真
    4．3．4 添加用戶約束
    4．3．5 實現(xiàn)
    4．3．6 配置
第5章  驗證性實驗
  5．1 THCO MIPS指令系統(tǒng)實驗
    5．1．1 實驗目的
    5．1．2 實驗環(huán)境
    5．1．3 實驗內(nèi)容
    5．1．4 實驗原理
    5．1．5 主要實驗步驟
    5．1．6 思考題
  5．2 監(jiān)控程序擴展實驗
    5．2．1 實驗目的
    5．2．2 實驗環(huán)境
    5．2．3 實驗內(nèi)容
    5．2．4 實驗原理
    5．2．5 主要實驗步驟
    5．2．6 思考題
  5．3 算術邏輯部件ALU實驗
    5．3．1 實驗目的
    5．3．2 實驗環(huán)境
    5．3．3 實驗內(nèi)容
    5．3．4 實驗原理
    5．3．5 主要實驗步驟
    5．3．6 實驗數(shù)據(jù)
    5．3．7 思考題
  5．4 內(nèi)存儲器系統(tǒng)實驗
    5．4．1 實驗目的
    5．4．2 實驗環(huán)境
    5．4．3 實驗內(nèi)容
    5．4．4 實驗原理
    5．4．5 主要實驗步驟
    5．4．6 實驗數(shù)據(jù)
    5．4．7 思考題
  5．5 串行接口實驗
    5．5．1 實驗目的
    5．5．2 實驗環(huán)境
    5．5．3 實驗內(nèi)容
    5．5．4 實驗原理
    5．5．5 主要實驗步驟
    5．5．6 實驗數(shù)據(jù)
    5．5．7 思考題
  5．6 VGA接口實驗
    5．6．1 實驗目的
    5．6．2 實驗環(huán)境
    5．6．3 實驗內(nèi)容
    5．6．4 實驗原理
    5．6．5 主要實驗步驟
    5．6．6 實驗數(shù)據(jù)
    5．6．7 思考題
  5．7 PS2鍵盤接口控制器設計實驗
    5．7．1 實驗目的
    5．7．2 實驗環(huán)境
    5．7．3 實驗內(nèi)容
    5．7．4 實驗原理
    5．7．5 主要實驗步驟
    5．7．6 實驗數(shù)據(jù)
    5．7．7 思考題
  5．8 Flash實驗
    5．8．1 實驗目的
    5．8．2 實驗環(huán)境
    5．8．3 實驗內(nèi)容
    5．8．4 實驗原理
    5．8．5 主要實驗步驟
    5．8．6 實驗數(shù)據(jù)
    5．8．7 思考題
  5．9 控制器觀測實驗
    5．9．1 實驗目的
    5．9．2 實驗環(huán)境
    5．9．3 實驗內(nèi)容
    5．9．4 實驗原理
    5．9．5 主要實驗步驟
    5．9．6 實驗數(shù)據(jù)
    5．9．7 思考題
第6章  設計性實驗
  6．1 多周期CPU實驗
    6．1．1 實驗目的
    6．1．2 實驗環(huán)境
    6．1．3 實驗內(nèi)容
    6．1．4 實驗原理
    6．1．5 主要實驗步驟
    6．1．6 實驗測試及數(shù)據(jù)
    6．1．7 思考題
  6．2 指令流水CPU實驗
    6．2．1 實驗目的
    6．2．2 實驗環(huán)境
    6．2．3 實驗內(nèi)容
    6．2．4 實驗原理
    6．2．5 主要實驗步驟
    6．2．6 實驗測試及數(shù)據(jù)
    6．2．7 思考題
第7章  綜合性實驗
  7．1 基于多周期CPU的計算機系統(tǒng)設計與實現(xiàn)
    7．1．1 實驗目的
    7．1．2 實驗環(huán)境
    7．1．3 實驗內(nèi)容
    7．1．4 實驗原理
    7．1．5 主要實驗步驟
    7．1．6 實驗測試及數(shù)據(jù)
    7．1．7 思考題
  7．2 支持指令流水的計算機系統(tǒng)設計與實現(xiàn)
    7．2．1 實驗目的
    7．2．2 實驗環(huán)境
    7．2．3 實驗內(nèi)容
    7．2．4 實驗原理
    7．2．5 主要實驗步驟
    7．2．6 實驗測試及數(shù)據(jù)
    7．2．7 思考題
  7．3 擴展：中斷
    7．3．1 實驗目的
    7．3．2 實驗環(huán)境
    7．3．3 實驗內(nèi)容
    7．3．4 實驗原理
    7．3．5 主要實驗步驟
    7．3．6 實驗測試
    7．3．7 思考題
  7．4 擴展：雙機通信
  7．5擴展：多道程序
  7．6擴展：外部設備
  7．7擴展：應用程序動態(tài)加載
附錄A 監(jiān)控程序源代碼
附錄B CPLD中UART的源代碼
附錄C 實驗5．9所使用的控制器源代碼