計(jì)算機(jī)組成原理（第3版）

第1章 概論
1.1 電子計(jì)算機(jī)與存儲(chǔ)程序控制
1.1.1 電子計(jì)算機(jī)的發(fā)展
1.1.2 存儲(chǔ)程序概念
1.2 計(jì)算機(jī)的硬件組成
1.2.1 計(jì)算機(jī)的主要部件
1.2.2 計(jì)算機(jī)各大部件之間連接
1.2.3 不同對象觀察到的計(jì)算機(jī)硬件系統(tǒng)
1.2.4 馮·諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)的存儲(chǔ)器設(shè)計(jì)思想
1.3 計(jì)算機(jī)系統(tǒng)
1.3.1 硬件與軟件的關(guān)系
1.3.2 系列機(jī)和軟件兼容
1.3.3 計(jì)算機(jī)系統(tǒng)的多層次結(jié)構(gòu)
1.3.4 實(shí)際機(jī)器和虛擬機(jī)器
1.4 計(jì)算機(jī)的工作過程和主要性能指標(biāo)
1.4.1 計(jì)算機(jī)的工作過程
1.4.2 計(jì)算機(jī)的主要性能指標(biāo)
習(xí)題
第2章 數(shù)據(jù)的機(jī)器層次表示
2.1 數(shù)值數(shù)據(jù)的表示
2.1.1 計(jì)算機(jī)中的數(shù)值數(shù)據(jù)
2.1.2 無符號(hào)數(shù)和帶符號(hào)數(shù)
2.1.3 原碼表示法
2.1.4 補(bǔ)碼表示法
2.1.5 反碼表示法
2.1.6 3種機(jī)器數(shù)的比較與轉(zhuǎn)換
2.2 機(jī)器數(shù)的定點(diǎn)表示與浮點(diǎn)表示
2.2.1 定點(diǎn)表示法
2.2.2 浮點(diǎn)表示法
2.2.3 浮點(diǎn)數(shù)階碼的移碼表示法
2.2.4 浮點(diǎn)數(shù)尾數(shù)的基數(shù)
2.2.5 IEEE 754標(biāo)準(zhǔn)浮點(diǎn)數(shù)
2.2.6 定點(diǎn)、浮點(diǎn)表示法與定點(diǎn)、浮點(diǎn)計(jì)算機(jī)
2.3 非數(shù)值數(shù)據(jù)的表示
2.3.1 字符和字符串的表示
2.3.2 漢字的表示
2.3.3 統(tǒng)一代碼
2.4 十進(jìn)制數(shù)和數(shù)串的表示
2.4.1 十進(jìn)制數(shù)的編碼
2.4.2 十進(jìn)制數(shù)串
2.5 不同類型的數(shù)據(jù)表示舉例
2.5.1 C語言中的數(shù)據(jù)表示
2.5.2 現(xiàn)代微型計(jì)算機(jī)系統(tǒng)中的數(shù)據(jù)表示
2.6 數(shù)據(jù)校驗(yàn)碼
2.6.1 奇偶校驗(yàn)碼
2.6.2 漢明校驗(yàn)碼
2.6.3 循環(huán)冗余校驗(yàn)碼
習(xí)題
第3章 指令系統(tǒng)
3.1 指令格式
3.1.1 機(jī)器指令的基本格式
3.1.2 地址碼結(jié)構(gòu)
3.1.3 指令的操作碼
3.2 尋址技術(shù)
3.2.1 編址方式
3.2.2 指令尋址和數(shù)據(jù)尋址
3.2.3 基本的數(shù)據(jù)尋址方式
3.2.4 變型或組合尋址方式
3.3 堆棧與堆棧操作
3.3.1 堆棧結(jié)構(gòu)
3.3.2 堆棧操作
3.4 指令類型
3.4.1 數(shù)據(jù)傳送類指令
3.4.2 運(yùn)算類指令
3.4.3 程序控制類指令
3.4.4 輸入輸出類指令
3.4.5 80x86指令系統(tǒng)舉例
3.5 指令系統(tǒng)的發(fā)展
3.5.1 x86架構(gòu)的擴(kuò)展指令集
3.5.2 從復(fù)雜指令系統(tǒng)到精簡指令系統(tǒng)
3.5.3 VLIW和EPIC
習(xí)題
第4章 數(shù)值的機(jī)器運(yùn)算
4.1 基本算術(shù)運(yùn)算的實(shí)現(xiàn)
4.1.1 加法器
4.1.2 進(jìn)位的產(chǎn)生和傳遞
4.1.3 并行加法器的快速進(jìn)位
4.2 定點(diǎn)加減運(yùn)算
4.2.1 原碼加減運(yùn)算
4.2.2 補(bǔ)碼加減運(yùn)算
4.2.3 補(bǔ)碼的溢出判斷與檢測方法
4.2.4 補(bǔ)碼定點(diǎn)加減運(yùn)算的實(shí)現(xiàn)
4.3 帶符號(hào)數(shù)的移位和舍入操作
4.3.1 帶符號(hào)數(shù)的移位操作
4.3.2 帶符號(hào)數(shù)的舍入操作
4.4 定點(diǎn)乘法運(yùn)算
4.4.1 原碼一位乘法
4.4.2 補(bǔ)碼一位乘法
4.4.3 補(bǔ)碼兩位乘法
4.4.4 陣列乘法器
4.5 定點(diǎn)除法運(yùn)算
4.5.1 原碼除法運(yùn)算
4.5.2 補(bǔ)碼除法運(yùn)算
4.5.3 陣列除法器
4.6 規(guī)格化浮點(diǎn)運(yùn)算
4.6.1 浮點(diǎn)加減運(yùn)算
4.6.2 浮點(diǎn)乘除運(yùn)算
4.6.3 浮點(diǎn)運(yùn)算器的實(shí)現(xiàn)
4.7 十進(jìn)制整數(shù)的加法運(yùn)算
4.7.1 一位十進(jìn)制加法運(yùn)算
4.7.2 十進(jìn)制加法器
4.7.3 多位十進(jìn)制加法
4.8 邏輯運(yùn)算與實(shí)現(xiàn)
4.9 運(yùn)算器的基本組成與實(shí)例
4.9.1 運(yùn)算器結(jié)構(gòu)
4.9.2 ALU舉例
4.9.3 浮點(diǎn)運(yùn)算器舉例
習(xí)題
第5章 存儲(chǔ)系統(tǒng)和結(jié)構(gòu)
5.1 存儲(chǔ)系統(tǒng)的組成
5.1.1 存儲(chǔ)器分類
5.1.2 存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)
5.2 主存儲(chǔ)器的組織
5.2.1 主存儲(chǔ)器的基本結(jié)構(gòu)
5.2.2 主存儲(chǔ)器的存儲(chǔ)單元
5.2.3 主存儲(chǔ)器的主要技術(shù)指標(biāo)
5.2.4 數(shù)據(jù)在主存中的存放
5.3 半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器
5.3.1 RAM記憶單元電路
5.3.2 動(dòng)態(tài)RAM的刷新
5.3.3 RAM芯片分析
5.3.4 半導(dǎo)體只讀存儲(chǔ)器
5.3.5 半導(dǎo)體存儲(chǔ)器的封裝
5.4 主存儲(chǔ)器的連接與控制
5.4.1 主存容量的擴(kuò)展
5.4.2 存儲(chǔ)芯片的地址分配和片選
5.4.3 主存儲(chǔ)器和CPU的連接
5.4.4 主存的校驗(yàn)
5.4.5 PC系列微型計(jì)算機(jī)的存儲(chǔ)器接口
5.5 提高主存讀寫速度的技術(shù)
5.5.1 主存與CPU速度的匹配
5.5.2 FPM DRAM
5.5.3 EDO DRAM
5.5.4 SDRAM
5.5.5 DDR SDRAM
5.5.6 DDR2、DDR3和DDR4 SDRAM
5.5.7 Rambus DRAM
5.5.8 多通道內(nèi)存技術(shù)
5.6 多體交叉存儲(chǔ)技術(shù)
5.6.1 并行訪問存儲(chǔ)器
5.6.2 交叉訪問存儲(chǔ)器
5.7 高速緩沖存儲(chǔ)器
5.7.1 高速緩存工作原理
5.7.2 Cache的讀寫操作
5.7.3 地址映像
5.7.4 替換算法
5.7.5 更新策略
5.7.6 PC機(jī)中Cache技術(shù)的實(shí)現(xiàn)
5.8 虛擬存儲(chǔ)器
5.8.1 虛擬存儲(chǔ)器的基本概念
5.8.2 頁式虛擬存儲(chǔ)器
5.8.3 段式虛擬存儲(chǔ)器
5.8.4 段頁式虛擬存儲(chǔ)器
5.8.5 快表與慢表
習(xí)題
第6章 中央處理器
6.1 中央處理器的功能和組成
6.1.1 CPU的功能
6.1.2 CPU中的主要寄存器
6.1.3 CPU的組成
6.1.4 CPU的主要技術(shù)參數(shù)
6.2 控制器的組成和實(shí)現(xiàn)方法
6.2.1 控制器的基本組成
6.2.2 控制器的硬件實(shí)現(xiàn)方法
6.3 時(shí)序系統(tǒng)與控制方式
6.3.1 時(shí)序系統(tǒng)
6.3.2 控制方式
6.3.3 指令運(yùn)行的基本過程
6.3.4 指令的微操作序列
6.4 微程序控制原理
6.4.1 微程序控制的基本概念
6.4.2 微指令編碼法
6.4.3 微程序控制器的組成和工作過程
6.4.4 微程序入口地址的形成
6.4.5 后繼微地址的形成
6.4.6 微程序設(shè)計(jì)
6.5 控制單元的設(shè)計(jì)
6.5.1 簡單的CPU模型
6.5.2 組合邏輯控制單元設(shè)計(jì)
6.5.3 微程序控制單元設(shè)計(jì)
6.6 流水線技術(shù)
6.6.1 重疊控制
6.6.2 先行控制原理
6.6.3 流水工作原理
6.7 精簡指令系統(tǒng)計(jì)算機(jī)
6.7.1 RISC的特點(diǎn)和優(yōu)勢
6.7.2 RISC基本技術(shù)
6.8 微處理器中的新技術(shù)
6.8.1 超標(biāo)量和超流水線技術(shù)
6.8.2 EPIC的指令級(jí)并行處理
6.8.3 超線程技術(shù)
6.8.4 雙核與多核技術(shù)
習(xí)題
第7章 總線
7.1 總線概述
7.1.1 總線的基本概念
7.1.2 總線的分類
7.1.3 總線的組成及性能指標(biāo)
7.2 總線仲裁
7.2.1 集中仲裁方式
7.2.2 分布仲裁方式
7.3 總線定時(shí)控制
7.3.1 同步定時(shí)方式
7.3.2 異步定時(shí)方式
7.4 總線標(biāo)準(zhǔn)
7.4.1 系統(tǒng)總線標(biāo)準(zhǔn)
7.4.2 外部總線標(biāo)準(zhǔn)
習(xí)題
第8章 外部設(shè)備
8.1 外部設(shè)備概述
8.1.1 外部設(shè)備的分類
8.1.2 外部設(shè)備的地位和作用
8.2 磁介質(zhì)存儲(chǔ)器的性能和原理
8.2.1 磁介質(zhì)存儲(chǔ)器的讀寫
8.2.2 磁介質(zhì)存儲(chǔ)器的技術(shù)指標(biāo)
8.2.3 數(shù)字磁記錄方式
8.2.4 編碼方式的比較
8.3 磁介質(zhì)存儲(chǔ)設(shè)備
8.3.1 硬盤存儲(chǔ)器的基本結(jié)構(gòu)與分類
8.3.2 硬盤驅(qū)動(dòng)器
8.3.3 硬盤的信息分布和磁盤地址
8.3.4 硬盤存儲(chǔ)器的技術(shù)參數(shù)
8.3.5 硬盤的分區(qū)域記錄
8.3.6 硬盤的NCQ技術(shù)
8.3.7 軟磁盤存儲(chǔ)器
8.4 磁盤陣列
8.4.1 RAID簡介
8.4.2 RAID的分級(jí)
8.5 光盤存儲(chǔ)器
8.5.1 光盤存儲(chǔ)器的類型
8.5.2 光盤存儲(chǔ)器的組成及工作原理
8.5.3 光盤驅(qū)動(dòng)器
8.6 新型輔助存儲(chǔ)器
8.6.1 基于磁或磁光介質(zhì)的可移動(dòng)存儲(chǔ)器
8.6.2 基于電子器件的存儲(chǔ)器
8.7 鍵盤輸入設(shè)備
8.7.1 鍵開關(guān)與鍵盤類型
8.7.2 鍵盤掃描
8.7.3 微型計(jì)算機(jī)鍵盤
8.8 其他輸入設(shè)備
8.8.1 鼠標(biāo)器
8.8.2 其他定位設(shè)備
8.8.3 掃描儀
8.9 打印輸出設(shè)備
8.9.1 打印機(jī)概述
8.9.2 打印機(jī)的主要性能指標(biāo)
8.9.3 針式打印機(jī)工作原理
8.9.4 噴墨打印機(jī)工作原理
8.9.5 激光打印機(jī)工作原理
8.10 顯示設(shè)備
8.10.1 顯示器概述
8.10.2 CRT顯示器
8.10.3 字符顯示器的工作原理
8.10.4 圖形顯示器的工作原理
8.10.5 LCD顯示器
8.10.6 視頻顯示標(biāo)準(zhǔn)
8.10.7 微型計(jì)算機(jī)的顯示適配器
習(xí)題
第9章 輸入輸出系統(tǒng)
9.1 主機(jī)與外設(shè)的連接
9.1.1 輸入輸出接口
9.1.2 接口的功能和基本組成
9.1.3 外設(shè)的識(shí)別與端口尋址
9.1.4 輸入輸出信息傳送控制方式
9.2 程序查詢方式及其接口
9.2.1 程序查詢方式
9.2.2 程序查詢方式接口
9.3 中斷系統(tǒng)和程序中斷方式
9.3.1 中斷的基本概念
9.3.2 中斷請求和中斷判優(yōu)
9.3.3 中斷響應(yīng)和中斷處理
9.3.4 多重中斷與中斷屏蔽
9.3.5 中斷全過程
9.3.6 程序中斷接口結(jié)構(gòu)
9.4 DMA方式及其接口
9.4.1 DMA方式的基本概念
9.4.2 DMA接口
9.4.3 DMA傳送方法與傳送過程
9.5 通道控制方式
9.5.1 通道的基本概念
9.5.2 通道的類型與結(jié)構(gòu)
9.5.3 通道程序
9.5.4 通道工作過程
習(xí)題
索引
參考文獻(xiàn)