午夜精品国产自在,久久久精品无码中文天美,亚洲?v日韩?v永久无码色欲

內(nèi)容簡介

　　《FPGA/CPLD邊練邊學——快速入門Verilog/VHDL》面向廣大的FPGA/CPLD初學者，從零開始講述可編程邏輯器件（FPGA/CPLD）以及相關(guān)的基礎(chǔ)知識，并以一個入門級的學習套件為實驗平臺，12個應(yīng)用實例貫穿其中，不僅有基本的Verilog/VHDL語法講解，而且有設(shè)計思路和背景知識的詳細描述；手把手地將開發(fā)工具（QuartusII+ModelSim）的使用圖文并茂地展示給讀者。書中例程源程序可在北京航空航天大學出版社網(wǎng)站的“下載中心”免費下載?！禙PGA/CPLD邊練邊學——快速入門Verilog/VHDL》內(nèi)容重基礎(chǔ)，文字詼諧幽默，適合廣大FPGA/CPLD的學習者作為入門之選，也可作為具有一定專業(yè)知識背景的電子工程師、電子信息類在校本科生、研究生等的參考資料。

作者簡介

　　吳厚航，特權(quán)同學]熱愛FPGA開發(fā)設(shè)計工作，擅長記錄、分析并總結(jié)經(jīng)驗及技巧。個人技術(shù)博客在業(yè)內(nèi)有極佳的口碑。在著名電子網(wǎng)站EDN China創(chuàng)建的FPGA/CPLD助學小組成員過萬，提供了眾多適合入門和進階的FPGA/CPLD實驗例程以及相關(guān)資料，幫助眾多的初學者邁入FPGA開發(fā)的殿堂。

圖書目錄

第1章可編程器件發(fā)展簡史與基本概念
1.1 可編程器件的由來與發(fā)展
1.2 設(shè)計方式與工具鏈
1.3 應(yīng)用領(lǐng)域和發(fā)展趨勢
第2章實驗平臺板級設(shè)計
2.1 FPGA/CPLD板級電路設(shè)計五要素
2.1.1 能量供應(yīng)——電源電路
2.1.2 心臟跳動——時鐘電路
2.1.3 狀態(tài)初始——復(fù)位電路
2.1.4 靈活定制——配置電路
2.1.5 自由擴展——外設(shè)電路（I/O應(yīng)用）
2.2 CPLD實驗板DIY
2.2.1 讀懂器件手冊
2.2.2 CPLD核心電路設(shè)計
2.2.3 外設(shè)擴展電路設(shè)計
2.2.4 110引腳分配
第3章數(shù)字電路基礎(chǔ)
3.1 0和1-精彩世界由此開始
3.2 表面現(xiàn)象揭秘——邏輯關(guān)系
3.3 內(nèi)里本質(zhì)探索——器件結(jié)構(gòu)
第4章 Verilog與VHDL語法基礎(chǔ)
4.1 語法學習的經(jīng)驗之談
4.2 可綜合的語法子集
4.2.1 可綜合的Verilog語法
4.2.2 可綜合的VHDL語法
4.3 代碼風格與書寫規(guī)范
4.3.1 代碼書寫規(guī)范
4.3.2 代碼風格
第5章第一個完整的工程實踐案例
5.1 軟件開發(fā)平臺搭建
5.1.1 軟件下載和License申請
5.1.2 QuartusII的安裝
5.1.3 ModelSim的安裝
5.2 基本開發(fā)流程概述
5.3 第一個工程實例
5.3.1 工程創(chuàng)建與設(shè)計輸入
5.3.2 行為仿真
5.3.3 引腳分配與編譯
5.3.4 門級仿真
5.3.5 板級調(diào)試
第6章基礎(chǔ)實驗與拓展練習
6.1 基于時鐘分頻的PWM發(fā)生器
6.1.1 實驗原理分析
6.1.2 Verilog參考實例
6.1.3 VHDL參考實例
6.1.4 仿真驗證與板級調(diào)試
6.1.5 實驗流程與注意事項
6.1.6 拓展練習
6.2 經(jīng)典的按鍵消抖實例
6.2.1 實驗原理分析
6.2.2 Verilog參考實例
6.2.3 VHDL參考實例
6.2.4 仿真驗證與板級調(diào)試
6.2.5 實驗流程與注意事項
6.2.6 拓展練習
6.3 基于Johnson計數(shù)器的流水燈實驗
……
第7章器件資源應(yīng)用實例