微機原理與接口技術(shù)

1 微型計算機概述
1.1 計算機和微型計算機的發(fā)展
1.1.1 計算機的發(fā)展
1.1.2 微型計算機的發(fā)展
1.2 微型計算機系統(tǒng)概述
1.2.1 微型計算機系統(tǒng)
1.2.2 微型計算機硬件系統(tǒng)
1.2.3 微型計算機軟件系統(tǒng)
1.2.4 微型計算機的工作過程
1.2.5 微型計算機的主要性能指標
1.3 計算機中數(shù)值數(shù)據(jù)的表示及編碼
1.3.1 常用數(shù)字
1.3.2 進位計數(shù)制之間的轉(zhuǎn)換
1.3.3 計算機中有關(guān)數(shù)值數(shù)據(jù)表示的幾個常用術(shù)語
1.3.4 機器數(shù)和真值
1.3.5 帶符號的二進制數(shù)（機器數(shù)）的三種表示方法——原碼、反碼和補碼
1.3.6 定點數(shù)和浮點數(shù)
1.3.7 BCD碼
1.3.8 計算機中非數(shù)值數(shù)據(jù)的表示
習題
2 微處理器
2.1 8086／8088CPU結(jié)構(gòu)
2.1.1 8086／8088CPU內(nèi)部結(jié)構(gòu)
2.1.2 8086／8088CPU的內(nèi)部寄存器結(jié)構(gòu)
2.1.3 8086／8088 CPU存儲器與I／O組織
2.1.4 8086 CPU總線周期的概念
2.2 8086／8088 CPU引腳功能
2.2.1 8086 CPU最小模式下的引腳定義
2.2.2 8086 CPU最大模式下的引腳定義
2.2.3 8088CPU的引腳與8086CPU的區(qū)別
2.3 8086／8088 CPU中斷系統(tǒng)
2.3.1 計算機的中斷類型
2.3.2 計算機的中斷向量表
2.3.3 微機的中斷管理
2.4 8086 CPU系統(tǒng)配置
2.4.1 最小模式系統(tǒng)配置
2.4.2 最大模式系統(tǒng)配置
2.4.3 最小系統(tǒng)配置與最大系統(tǒng)配置的比較
2.5 8086 CPU的典型時序及操作
2.5.1 系統(tǒng)的復位和啟動
2.5.2 空閑周期
2.5.3 CPU進入和退出保持狀態(tài)的時序
2.5.4 最小模式下的總線操作
2.5.5 最大模式下的總線操作
習題
3 8086指令系統(tǒng)
3.1 8086 CP[J的指令格式
3.1.1 8086指令的機器碼格式
3.1.2 8086指令的匯編格式
3.2 8086尋址方式
3.2.1 立即尋址方式
3.2.2 寄存器尋址方式
3.2.3 寄存器直接尋址方式
3.2.4 寄存器間接尋址方式
3.2.5 寄存器相對尋址方式
3.2.6 基址變址尋址方式
3.2.7 相對基址變址尋址方式
3.2.8 隱含尋址方式
3.3 8086指令系統(tǒng)的種類
3.3.1 數(shù)據(jù)傳送指令
3.3.2 算術(shù)運算指令
3.3.3 邏輯運算指令和移位指令
3.3.4 串操作指令
3.3.5 控制轉(zhuǎn)移指令
3.3.6 處理器控制指令
習題
4 匯編語言程序設計
4.1 匯編語言概述
4.1.1 匯編語言程序的開發(fā)過程
4.1.2 匯編程序的調(diào)試
4.2 匯編語言程序的格式
4.2.1 段
4.2.2 語句
4.3 8086匯編語言的基本數(shù)據(jù)
4.3.1 字符集
4.3.2 常量
4.3.3 保留字
4.3.4 標識符
4.3.5 變量
4.3.6 標號
4.4 偽指令
4.4.1 數(shù)據(jù)定義偽指令
4.4.2 符號定義與解除偽指令
4.4.3 段定義偽指令
4.4.4 過程定義偽指令
4.4.5 宏處理偽指令
4.4.6 其他偽指令
4.5 匯編語言程序設計
4.5.1 順序程序設計
4.5.2 分支程序設計
4.5.3 循環(huán)程序設計
4.5.4 子程序設計
4.5.5 模塊化程序設計
4.6 DOS及BIOS功能調(diào)用
4.6.1 常見DOS系統(tǒng)功能調(diào)用
4.6.2 常用BIOS功能調(diào)用.
習題
5 半導體存儲器
5.1 概述
5.1.1 半導體存儲器的技術(shù)指標
5.1.2 存儲器的分類
5.1.3 存儲器系統(tǒng)結(jié)構(gòu)
5.2 讀／寫存儲器RAM
5.2.1 靜態(tài)讀／寫存儲器RAM（SRAM）
5.2.2 動態(tài)讀／寫存儲器RAM（DRAM）
5.3 只讀存儲器（ROM）
5.3.1 掩膜ROM
5.3.2 可編程ROM（PROM）
5.3.3 可擦除、可編程ROM（EPROM）
5.3.4 電可擦除可編程ROM（EZPROM）
5.3.5 Flash存儲器
5.4 存儲器芯片的擴展及其與系統(tǒng)總線的連接
5.4.1 存儲器芯片與CPU的連接的主要問題
5.4.2 存儲器片選控制方法
5.4.3 8086存儲器組織結(jié)構(gòu)
5.4.4 存儲器芯片的擴展及實例
習題
6 輸入／輸出及中斷系統(tǒng)
6.1 輸入／輸出接口概述
6.1.1 輸入／輸出接口的概念
6.1.2 輸入／輸出接口的功能及結(jié)構(gòu)
6.1.3 輸入／輸出接口的端口尋址
6.1.4 輸入／輸出控制方式
6.2 中斷系統(tǒng)概述
6.2.1 中斷的基本概念
6.2.2 中斷處理系統(tǒng)
6.3 8086 CPU的中斷方式
6.3.1 8086 CPU的中斷類型
6.3.2 中斷向量表與中斷向量的獲取
6.3.3 8086 CPU的中斷響應與處理過程
6.4 可編程中斷控制器8259A
6.4.1 8259A的內(nèi)部結(jié)構(gòu)和引腳
6.4.2 8259A的工作方式
6.4.3 8259A的編程
6.4.4 8259A的中斷級聯(lián)
6.4.5 8259A的應用實例
習題
7 可編程并行接口芯片8255A
7.1 并行接口和串行接口概述
7.2 8255A的控制字及工作方式
7.2.1 8255A的控制字
7.2.2 8255A的工作方式
7.3 8255A的應用舉例
習題
8 可編程定時／計數(shù)器數(shù)器8253
8.1 概述
8.1.1 定時／計數(shù)的基本概念
8.1.2 實現(xiàn)定時和計數(shù)的方法
8.2 可編程定時／計數(shù)器8253
8.2.1 8253的主要功能
8.2.2 8253的內(nèi)部結(jié)構(gòu)與外部引腳
8.2.3 8253的工作方式
8.2.4 8253的方式控制字和初始化編程
8.2.5 8253的應用設計舉例
習題
9 可編程串行通信接口芯片8251A
9.1 串行通信概述
9.1.1并行通信與串行通信
9.1.2 串行通信的基本概念
9.1.3 串行通信接口標準
9.1.4 串行通信接口典型結(jié)構(gòu)
9.2 可編程串行通信接口芯片8251A
9.2.1 8251A的結(jié)構(gòu)和引腳
9.2.2 8251A的控制字及工作方式
9.2.3 8251A的初始化及應用設計舉例
習題
參考文獻