兼容ARM9的軟核處理器設(shè)計

前言
第 1 章　 數(shù)字電路設(shè)計模型 1
主要講述數(shù)字電路設(shè)計的基本模型。在進(jìn)行數(shù)字電路設(shè)計之前，必須建立一個數(shù)字電路模型。這個建模的過程就是在心中建立一個電路的基本輪廓。在了解了數(shù)字電路的基本單元后，可以運用它們構(gòu)建大致模型。
1.1　 最初的模型—帶有輸入輸出的模塊 1
1.2　 組合邏輯 2
1.3　 時序邏輯 3
1.4　 同步電路 5
1.5　 同步電路時序路徑 6
1.6　 RTL描述 8
1.7　 綜合生成電路 9
結(jié)束語 10
第 2 章　 Verilog RTL編程 11
主要講述如何使用Verilog進(jìn)行RTL編程，講述如何精煉地使用Verilog進(jìn)行RTL描述。在對Verilog的描述方法進(jìn)行了基本歸類后，總結(jié)了進(jìn)行RTL設(shè)計的基本流程，并在最后使用一個簡單的UART串口設(shè)計實例來啟發(fā)讀者完成RTL設(shè)計。
2.1　 Verilog語言與RTL描述 11
2.2　 Verilog描述語句對應(yīng)電路 13
2.3　 如何進(jìn)行RTL設(shè)計 16
2.4　 RTL設(shè)計要點 17
2.5　 UART串口通信設(shè)計實例 18
結(jié)束語 25
第 3 章　 Modelsim仿真 26
主要講述如何使用Modelsim對VerilogRTL設(shè)計進(jìn)行仿真驗證。驗證是設(shè)計中重要的一步，Modelsim是最流行的仿真工具，使用Modelsim建立一個測試環(huán)境可以對RTL設(shè)計進(jìn)行各種級別的驗證測試。
3.1　 仿真的意義 26
3.2　 testbench文件 27
3.3　 Modelsim仿真工具 28
3.4　 UART串口仿真實例 32
結(jié)束語 34
第 4 章　 FPGA開發(fā)板原型驗證 35
主要講述如何使用FPGA開發(fā)板對設(shè)計進(jìn)行原型驗證。FPGA開發(fā)板作為數(shù)字設(shè)計運行的實體，具有實踐出真理的價值。掌握FPGA開發(fā)板對設(shè)計進(jìn)行驗證，對于設(shè)計者無比重要。
4.1　 FPGA內(nèi)部結(jié)構(gòu) 35
4.2　 FPGA開發(fā)板 41
4.3　 FPGA設(shè)計開發(fā)流程 43
4.4　 FPGA設(shè)計內(nèi)部單元 46
4.5　 UART設(shè)計在Altera FPGA的下載執(zhí)行 53
4.6　 UART設(shè)計在Xilinx FPGA的下載執(zhí)行 61
結(jié)束語 77
第 5 章　 ARM9微處理器編程模型 78
主要介紹ARM9處理器架構(gòu)，使讀者對ARMv4這一套運行在眾多智能手機上的流行架構(gòu)有個切實的了解。該章從建立微處理器的基本模型開始，從實現(xiàn)的角度對ARMv4架構(gòu)的方方面面進(jìn)行了探討。在總結(jié)出了7種中斷和20條指令后，為下一章的執(zhí)行做了全面的總結(jié)和鋪墊。
5.1　 ARM公司歷史 78
5.2　 ARM處理器架構(gòu) 79
5.3　 微處理器基本模型 81
5.4　 ARMv4架構(gòu)模式 84
5.5　 ARMv4架構(gòu)內(nèi)部寄存器 86
5.6　 ARMv4架構(gòu)的異常中斷 89
5.7　 ARMv4架構(gòu)支持的ARM指令集 95
5.8　 ARM指令與中斷分析 117
結(jié)束語 119
第 6 章　 兼容ARM9微處理器Verilog RTL設(shè)計 120
該章是本書的核心。講述了如何在不到1800行代碼的Verilog程序里實現(xiàn)第5章總結(jié)的ARMv4架構(gòu)。從經(jīng)典的三級流水線和五級流水線開始，全面介紹了如何有效地實現(xiàn)處理器。以此為基礎(chǔ)，逐步對兼容ARM9微處理器進(jìn)行剖析，讓讀者從處理器內(nèi)核的實現(xiàn)過程中，學(xué)習(xí)到VerilogRTL設(shè)計的各種技巧。
6.1　 確定RTL設(shè)計的輸入輸出端口 121
6.2　 經(jīng)典的三級流水線架構(gòu) 125
6.3　 經(jīng)典的五級流水線架構(gòu) 128
6.4　 三級流水線改進(jìn)架構(gòu) 130
6.5　 適于兼容ARM9微處理器的三級架構(gòu) 134
6.6　 影響流水線架構(gòu)執(zhí)行的四種狀況 139
6.7　 第一級：取指階段的Verilog RTL實現(xiàn) 151
6.8　 第二級：乘法運算階段的Verilog RTL實現(xiàn) 152
6.9　 第三級：加法運算階段的Verilog RTL實現(xiàn) 159
6.10　 寄存器組的寫入 168
6.11　 CPSR/SPSR的寫入 176
6.12　 數(shù)據(jù)池的讀寫 185
6.13　 第四級：讀操作數(shù)據(jù)的回寫 187
結(jié)束語 191
第 7 章　 Hello World—兼容ARM9處理器內(nèi)核運行的第一個程序 192
主要介紹簡單的ROM代碼生成流程，并讓它在兼容ARM9處理器內(nèi)核上運行。Keil是嵌入式開發(fā)中流行的工具，它的后續(xù)RealViewMDK也因為其良好的特性受到嵌入式設(shè)計工程師的歡迎。該章幫助讀者編寫簡單的HelloWorld程序，以此為契機，建立簡單的SoC設(shè)計工程。
7.1　 基于FPGA的SoC設(shè)計流程 193
7.2　 使用RealView MDK編譯Hello World程序 197
7.3　 Modelsim仿真輸出Hello World 206
7.4　 建立Hello World的FPGA設(shè)計工程 213
結(jié)束語 226
第 8 章　 Dhrystone Benchmark—兼容ARM9處理器內(nèi)核性能測試 227
Dhrystone Benchmark是為各種嵌入式內(nèi)核測試“體質(zhì)”的代碼。該章結(jié)合ARM公司給出的優(yōu)化方法，使用RealViewMDK對Dhrystone2.1代碼進(jìn)行編譯。然后使用Modelsim進(jìn)行仿真，并用FPGA開發(fā)板結(jié)合串口，輸出真實的測試結(jié)果。
8.1　 Dhrystone 2.1介紹 228
8.2　 移植Dhrystone 2.1進(jìn)行編譯 232
8.3　 使用Modelsim仿真運行Dhrystone Benchmark 238
8.4　 在線可編程的FPGA SoC設(shè)計工程 245
8.5　 Dhrystone Benchmark在開發(fā)板中運行 254
結(jié)束語 258
第 9 章　 uClinux仿真—結(jié)合SkyEye，啟動不帶MMU的操作系統(tǒng) 259
SkyEye是ARM9處理器的軟件模擬器，通過它解析uClinux內(nèi)核，可以在軟件平臺上運行嵌入式軟件。本章建立了Modelsim的仿真環(huán)境，加載同樣的uClinux內(nèi)核，可以輸出同SkyEye一樣的啟動信息。在這個過程中，用戶可以通過查看波形，從RTL設(shè)計工程師的角度解析嵌入式操作系統(tǒng)。
9.1　 ARM7TDMI-S處理器內(nèi)核 260
9.2　 以ARM7TDMI為核心的單片機 266
9.3　 uClinux嵌入式操作系統(tǒng) 269
9.4　 SkyEye硬件模擬平臺 270
9.5　 Modelsim下仿真uClinux啟動過程 274
結(jié)束語 290
第10章　 Linux操作系統(tǒng)仿真—結(jié)合mini2440開發(fā)板，啟動帶MMU的操作系統(tǒng) 291
Mini2440 ARM9開發(fā)板是一種流行的嵌入式開發(fā)工具。該章從開發(fā)板中得到含有操作系統(tǒng)及文件系統(tǒng)的NANDFlash的鏡像，然后在Modelsim下建立testbench環(huán)境，從該鏡像中讀出bootloader的第一條指令開始，一步步地啟動Linux操作系統(tǒng)。這個過程涉及帶MMU功能模塊的處理器的工作機理，讀者在該章中可以了解到Linux操作系統(tǒng)的硬件工作環(huán)境。
10.1　 ARM920T處理器內(nèi)核 291
10.2　 S3C2440A 32位微控制器 296
10.3　 mini2440 ARM9開發(fā)板 298
10.4　 NAND Flash仿真模型 301
10.5　 為兼容ARM9處理器內(nèi)核增加協(xié)處理器指令 303
10.6　 建立仿真Linux操作系統(tǒng)的testbench 305
結(jié)束語 318
附錄A　 啟動Linux操作系統(tǒng)的全部打印log信息 320
附錄B　 兼容ARM9處理器內(nèi)核帶注釋的Verilog RTL代碼 329
附錄C　 相關(guān)網(wǎng)址 389