計(jì)算機(jī)組成與體系結(jié)構(gòu)（第2版）

第1章 計(jì)算機(jī)系統(tǒng)概述
1.1 計(jì)算機(jī)系統(tǒng)的基本組成及其層次結(jié)構(gòu)
1.2 計(jì)算機(jī)硬件的5個(gè)功能部件及其功能
1.3 計(jì)算機(jī)系統(tǒng)主要的技術(shù)與性能指標(biāo)
1.4 計(jì)算機(jī)的體系結(jié)構(gòu)、組成和實(shí)現(xiàn)概述
1.5 計(jì)算機(jī)發(fā)展進(jìn)步、分類和拓展應(yīng)用的進(jìn)程
本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議
習(xí)題與思考題
第2章 數(shù)字電路基礎(chǔ)和常用器件
2.1 數(shù)字電路的基本元件
2.1.1 晶體二極管與三極管
2.1.2 應(yīng)用案例
2.2 數(shù)字電路基礎(chǔ)及其相關(guān)處理方法
2.2.1 3種基本邏輯關(guān)系
2.2.2 邏輯函數(shù)及其描述方法
2.2.3 邏輯函數(shù)的特性、規(guī)則與應(yīng)用
2.3 組合邏輯電路及時(shí)序邏輯電路
2.3.1 常用邏輯門器件
2.3.2 時(shí)序邏輯電路
2.3.3 存儲(chǔ)器芯片簡介
2.3.4 幾個(gè)專用功能器件和存儲(chǔ)器芯片的引腳圖
2.4 現(xiàn)場可編程邏輯器件及其應(yīng)用
2.4.1 現(xiàn)場可編程器件概述
2.4.2 CPLD和FPGA的編程與應(yīng)用
本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議
習(xí)題與思考題
第3章 數(shù)據(jù)表示、運(yùn)算算法和線路實(shí)現(xiàn)
3.1 數(shù)字化信息編碼的概念和二進(jìn)制編碼知識(shí)
3.1.1 數(shù)字化信息編碼的概念
3.1.2 二進(jìn)制編碼和碼制轉(zhuǎn)換
3.1.3 檢錯(cuò)糾錯(cuò)碼
3.2 數(shù)據(jù)表示
3.2.1 邏輯類型數(shù)據(jù)的表示
3.2.2 字符類型數(shù)據(jù)的表示
3.2.3 多媒體信息編碼
3.2.4 數(shù)值類型數(shù)據(jù)的表示
3.3 二進(jìn)制數(shù)值數(shù)據(jù)的編碼方案與運(yùn)算算法
3.3.1 原碼、反碼、補(bǔ)碼的定義
3.3.2 補(bǔ)碼加、減運(yùn)算規(guī)則和電路實(shí)現(xiàn)
3.3.3 原碼一位乘法、除法的實(shí)現(xiàn)方案
3.3.4 實(shí)現(xiàn)乘法、除法的其他方案
本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議
習(xí)題與思考題
第4章 運(yùn)算器部件
4.1 算術(shù)邏輯運(yùn)算單元的功能設(shè)計(jì)與線路實(shí)現(xiàn)
4.2 定點(diǎn)運(yùn)算器
4.2.1 定點(diǎn)運(yùn)算器部件的功能、組成與控制概述
4.2.2 運(yùn)算器芯片Am2901實(shí)例與使用
4.2.3 MIPS多指令周期CPU系統(tǒng)的運(yùn)算器的組成及其功能
4.2.4 簡化TEC-2000計(jì)算機(jī)的運(yùn)算器部件的功能、組成與設(shè)計(jì)
4.3 浮點(diǎn)運(yùn)算和浮點(diǎn)運(yùn)算器
4.3.1 浮點(diǎn)數(shù)的運(yùn)算規(guī)則
4.3.2 浮點(diǎn)運(yùn)算器舉例
本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議
習(xí)題與思考題
第5章 指令系統(tǒng)和匯編語言程序設(shè)計(jì)
5.1 指令格式和指令系統(tǒng)概述
5.1.1 指令的定義和指令格式
5.1.2 操作碼的組織與編碼
5.1.3 操作數(shù)的指定與使用
5.1.4 指令的分類
5.1.5 指令周期及其對計(jì)算機(jī)性能和硬件結(jié)構(gòu)的影響
……
第6章 控制器
第7章 多級(jí)結(jié)構(gòu)存儲(chǔ)器系統(tǒng)和主存儲(chǔ)器
第8章 高速緩沖存儲(chǔ)器和虛擬存儲(chǔ)器
第9章 外部存儲(chǔ)器設(shè)備
第10章 輸入輸出設(shè)備
第11章 輸入輸出系統(tǒng)
第12章 流水線技術(shù)
第13章 并行計(jì)算機(jī)體系結(jié)構(gòu)
主要參考書