計算機體系結構

第1章 引言
1.1 什么是cpu
1.2 一以貫之
1.3 本書的內容
1.4 本書的習題與參考文獻說明
第2章 計算機系統(tǒng)結構基礎
2.1 什么是計算機
2.2 計算機的基本組成
2.3 計算機系統(tǒng)結構的發(fā)展
2.4 摩爾定律和工藝的發(fā)展
2.5 計算機應用的發(fā)展趨勢
2.6 計算機系統(tǒng)結構發(fā)展趨勢
2.7 多核結構的發(fā)展及其面臨的問題
2.8 衡量計算機的指標
2.9 性能評價
2.10 成本評價
2.11 功耗評價
2.12 本章小結
作業(yè)
第3章 二進制與邏輯電路
3.1 計算機中數的表示
3.2 mos管工作原理
3.3 mos基本工藝
3.4 邏輯電路
3.5 cmos電路的延遲
3.6 verilog語言
3.7 本章小結
作業(yè)52目錄計算機體系結構第4章 指令系統(tǒng)結構
4.1 指令系統(tǒng)結構的設計原則
4.2 影響指令系統(tǒng)結構設計的因素
4.3 指令系統(tǒng)的分類
4.4 指令系統(tǒng)的組成部分
4.5 risc指令系統(tǒng)結構
4.6 risc的發(fā)展歷史
4.7 不同risc指令系統(tǒng)結構的比較
4.8 本章小結
作業(yè)
第5章 靜態(tài)流水線
5.1 數據通路設計
5.2 控制邏輯設計
5.3 時序
5.4 流水線技術
5.5 指令相關和流水線沖突
5.6 流水線的前遞（forwarding）技術
5.7 流水線和例外
5.8 多功能部件與多拍操作
5.9 本章小結
作業(yè)
第6章 動態(tài)流水線
6.1 影響流水線效率的因素
6.2 指令調度技術
6.3 動態(tài)調度原理
6.4 tomasulo算法
6.5 例外與動態(tài)流水線
6.6 本章小結
作業(yè)
第7章 多發(fā)射數據通路
7.1 指令級并行技術
7.2 保留站的組織
7.3 保留站和寄存器的關系
7.4 重命名寄存器的組織
7.5 亂序執(zhí)行的流水線通路
7.6 多發(fā)射結構
7.7 龍芯2號多發(fā)射結構簡介
7.8 本章小結
作業(yè)
第8章 轉移預測
8.1 轉移指令
8.2 程序的轉移行為
8.3 軟件方法解決控制相關
8.4 硬件轉移預測技術
8.5 一些典型商用處理器的分支預測機制
8.6 本章小結
作業(yè)
第9章 功能部件
9.1 定點補碼加法器
9.2 龍芯1號的alu設計
9.3 定點補碼乘法器
9.4 本章小結
作業(yè)
第10章 高速緩存
10.1 存儲層次
10.2 cache結構
10.3 cache性能和優(yōu)化
10.4 常見處理器的存儲層次
10.5 本章小結
作業(yè)
第11章 存儲管理
11.1 虛擬存儲的基本原理
11.2 mips處理器對虛存系統(tǒng)的支持
11.3 linux操作系統(tǒng)的存儲管理
11.4 tlb的性能分析和優(yōu)化
11.5 本章小結
作業(yè)
第12章 多處理器系統(tǒng)
12.1 共享存儲與消息傳遞系統(tǒng)
12.2 常見的共享存儲系統(tǒng)
12.3 共享存儲系統(tǒng)的指令相關
12.4 共享存儲系統(tǒng)的訪存事件次序
12.5 存儲一致性模型
12.6 cache一致性協(xié)議
12.7 本章小結
作業(yè)
第13章 實踐是最好的課堂
13.1 龍芯處理器簡介
13.2 硅是檢驗結構設計的唯一標準
13.3 設計要統(tǒng)籌兼顧
13.4 設計要重點突出
13.5 皮體系結構設計
13.6 本章小結
參考文獻
后記