數(shù)字邏輯基礎(chǔ)與VHDL設(shè)計(jì)（第3版）

第1章　電路設(shè)計(jì)概述
　1.1　數(shù)字硬件
　1.2　設(shè)計(jì)流程
　1.3　數(shù)寧硬件設(shè)計(jì)
　1.4　本書(shū)涵蓋的邏輯電路設(shè)計(jì)
　1.5　理論與實(shí)踐
　1.6　進(jìn)制數(shù)
　參考文獻(xiàn)
第2章　邏輯電路簡(jiǎn)介
　2.1　變量和函數(shù)
　2.2　反相
　2.3　真值表
　2.4　邏輯門(mén)電路和網(wǎng)絡(luò)
　2.5　布爾代數(shù)
　2.6　使用與門(mén)、或門(mén)、非門(mén)實(shí)現(xiàn)綜合
　2.7　與非門(mén)和或非門(mén)邏輯網(wǎng)絡(luò)
　2.8　設(shè)計(jì)示例
　2.9　cad工具介紹
　2.10　vhdl簡(jiǎn)介
　2.11　本章小結(jié)
　2.12　例題講解
　參考文獻(xiàn)
第3章　電路實(shí)現(xiàn)技術(shù)
　3.1　晶體管開(kāi)關(guān)
　3.2　nmos邏輯門(mén)電路
　3.3　cmos邏輯門(mén)電路
　3.4　負(fù)邏輯系統(tǒng)
　3.5　標(biāo)準(zhǔn)芯片
　3.6　可編程邏輯器件
　3.7　定制芯片、標(biāo)準(zhǔn)單元和門(mén)陣列
　3.8　實(shí)際因素
　3.9　傳輸門(mén)
　3.10　 spld、cpld、fpga的電路實(shí)現(xiàn)細(xì)節(jié)
　3.11　本章小結(jié)
　3.12　例題講解
　參考文獻(xiàn)
第4章　邏輯函數(shù)優(yōu)化實(shí)現(xiàn)
　4.1　卡諾圖
　4.2　優(yōu)化策略
　4.3　和之積形式成本最低的實(shí)現(xiàn)
　4.4　不完全確定函數(shù)
　4.5　多輸出電路
　4.6　多級(jí)綜合
　4.7　多級(jí)電路的分析
　4.8　立方體表示
　4.9　使用列表法求解成本最低的覆蓋
　4.10　使用立方體法求解最低成本覆蓋
　4.11　實(shí)際設(shè)計(jì)中需要考慮的因素
　……
第5章　數(shù)制和運(yùn)算電路
第6章　組合邏輯電路模塊
第7章　觸發(fā)器、寄存器、計(jì)數(shù)器、和簡(jiǎn)單處理器
第8章　同步時(shí)序電路
第9章　異步時(shí)序電路
第10章　數(shù)字系統(tǒng)設(shè)計(jì)
第11章　邏輯電路測(cè)試
第12章　計(jì)算機(jī)輔助設(shè)計(jì)工具