嵌入式系統(tǒng)中的模擬電路設計

第1章 模數(shù)轉換器（ADC）的驅動電路設計
　1.1 影響ADC精度的一些技術指標
　1.1.1 ADC的選擇時需要考慮的一些因素
　1.1.2 ADC的轉換函數(shù)
　1.1.3 ADC的偏置誤差
　1.1.4 ADC的增益誤差
　1.1.5 ADC的微分非線性誤差
　1.1.6 ADC的積分非線性誤差
　1.1.7 ADC的絕對精度誤差
　1.1.8 ADC的孔徑誤差
　1.1.9 ADC的量化誤差
　1.1.10 ADC的動態(tài)指標
　1.1.11 系統(tǒng)精度和分辨率
　1.2 為ADC選擇合適的驅動緩沖器
　1.2.1 噪聲對ADC性能的影響
　1.2.2 總諧波失真加噪聲（THD+N）
　1.2.3 帶寬
　1.2.4 壓擺率和建立時間
　1.2.5 緩沖器性能與ADC的輸入結構
　1.3 放大器電路設計中應注意避免的一些問題
　1.3.1 正確的為AC耦合提供DC偏置電流回路
　1.3.2 正確的為放大器和ADC提供參考電壓
　1.3.3 注意片上輸入保護二極管帶來的問題
　1.3.4 運算放大器的接地點選擇
　1.3.5 運算放大器的屏蔽
　1.4 單電源運算放大器電路設計應考慮的問題
　1.4.1 輸入和輸出級
　1.4.2 失調電壓和輸入偏置電流
　1.4.3 增益與負載的關系
　1.4.4 擺率、開環(huán)增益與輸出擺幅
　1.4.5 噪聲
　1.4.6 失真
　1.4.7 正確的為單電源運算放大器電路提供退耦
　1.4.8 為單電源運算放大器電路提供負電源
　1. 5 基于運算放大器的ADC驅動電路
　1.5.1 轉換ADC的輸入電壓范圍
　1.5.2 雙極性SAR ADC的低失真直流耦合驅動
　1.5.3 16位ADC單端輸入驅動電路
　1.5.4 12位ADC單端輸入驅動電路
　1.5.5 單端輸入差分輸出的ADC驅動電路
　1.5.6 差分輸入差分輸出的ADC驅動電路
　1.5.7 多通道16位逐次逼近型ADC的驅動電路
　1.5.8 增益可編程的ADC驅動電路
　1.6 基于儀表放大器的ADC驅動電路
　1.6.1 儀表放大器電路與ADC的匹配
　1.6.2 帶寬為3.4 MHz的高速ADC驅動電路
　1.6.3 16 Bit 3 MSPS PulSAR? ADC驅動電路
　1.6.4 微控制器內(nèi)部ADC的驅動電路
　1.6.5 改進儀表放大器的差分輸出
　1.7 高速差分ADC驅動器
　1.7.1 差分信號的特點
　1.7.2 全差分電壓反饋ADC驅動器電路
　1.7.3 差分放大器電路的增益
　1.7.4 差分輸入的匹配電阻
　1.7.5 單端輸入的匹配電阻
　1.7.6 輸入耦合
　1.7.7 輸出耦合
　1.7.8 差分ADC驅動器的噪聲
　1.7.9 電源電壓選擇與處理
　1.7.10 注意差分ADC驅動器數(shù)據(jù)手冊中的一些參數(shù)
　1.8 基于差分放大器的ADC驅動電路
　1.8.1 單端到差分的12位40 MSPS ADC驅動電路
　1.8.2 3V單電源單端輸入差分輸出ADC驅動電路
　1.8.3 單端輸入差分輸出的ADC驅動電路
　1.8.4 單端至差分雙通道12位3 MSPS SAR ADC 驅動電路
　1.8.5 單端至差分的軌到軌輸出的ADC驅動電路
　1.8.6 單端輸入差分輸出的14位ADC驅動電路
　1.8.7 單端輸入差分輸出的16 位ADC驅動電路
　1.8.8 單端輸入差分輸出105MSPS ADC驅動電路
　1.8.9 DC耦合單端到差分ADC驅動電路
　1.8.10 單端輸入差分輸出增益可選的差分ADC驅動電路
　1.8.11單端輸入差分輸出交流耦合IF ADC驅動電路
　1.8.12單端輸入差分輸出交流耦合寬帶IF ADC驅動電路
　1.8.13 RF/IF前端差分ADC驅動電路
　1.8.14 雙通道IF采樣接收機的ADC驅動電路
　1.8.15 16Bit 140MHz ADC驅動電路
　1.8.16 差分輸入差分輸出200MHz IF ADC驅動電路
　1.8.17 差分輸入差分輸出75~250MHz IF ADC驅動電路
　1.8.18 用200MHz變壓器來實現(xiàn)單端至差分轉換
　1.8.19 用800MHz變壓器來實現(xiàn)單端至差分轉換
　1.8.20 ADC驅動變壓器二次側的阻抗匹配
　1.8.21 單端輸入差分輸出750MHz ADC驅動電路
　1.8.22 采用集成寬帶有源濾波器的ADC驅動電路
　1.9 ADC輸入采樣/保持電路
　1.9.1 影響采樣/保持電路的技術參數(shù)
　1.9.2 采樣時間為700ns的ADC輸入采樣/保持電路
　1.9.3 采樣時間為250nsADC輸入采樣/保持電路
　1.9.4 隔離的多通道ADC前端電路
第2章 數(shù)模轉換器（DAC）的輸出電路設計
　2.1 影響DAC精度的一些技術指標
　2.1.1 DAC的轉換函數(shù)
　2.1.2 DAC的偏置誤差
　2.1.3 DAC的增益誤差
　2.1.4 DAC的微分非線性誤差
　2.1.5 DAC的積分非線性誤差
　2.1.6 DAC的絕對精度誤差
　2.2 DAC的輸出電路
　2.2.1轉換DAC電流輸出為電壓輸出的電路
　2.2.2 DAC的雙極性電壓輸出電路
　2.2.3 單極性DAC的輸出電路
　2.2.4 電壓輸出DAC的輸出電路
　2.2.5 電流輸出DAC的輸出電路
　2.2.6 視頻DAC輸出電路
　2.2.7 視頻DAC輸出緩沖電路
　2.2.8 具有采樣保持電路的4通道DAC輸出電路
　2.2.9 具有采樣保持電路的8通道DAC輸出電路
　2.2.10 隔離的DAC輸出電路
第3章 抗混疊濾波器電路設計
　3.1 抗混疊濾波器
　3.1.1 混疊現(xiàn)象產(chǎn)生
　3.1.2 低通濾波器的頻域特性
　3.1.3 混疊頻率計算
　3.1.4 低通濾波器的設計工具
　3.2 OP構成的抗混疊濾波器電路
　3.2.1 1 Hz 4階低通濾波器電路
　3.2.2 5階1kHz低通Bessel 濾波器電路
　3.2.3 Butterworth 低通濾波器電路
　3.2.4 5階100kHz Chebyschev低通濾波器電路
　3.2.5 RTD溫度傳感器的低通濾波電路
　3.2.6 多路輸入的低通濾波電路
　3.3 集成的抗混疊濾波器電路
　3.3.1 四階巴特沃斯濾波器
　3.3.2 數(shù)字可編程雙路二階連續(xù)時間方式低通濾波器
　3.3.3 5階低通開關電容濾波器
　3.3.4 8階低通開關電容濾波器
　3.3.5 8階低通Elliptic開關電容濾波器
　3.3.6 可配置的濾波器和ADC驅動電路
　3.3.7 UHF RFID 閱讀器的雙基帶ADC濾波電路
　3.3.8 雙二階10MHz 低通濾波器
第4章 電壓基準電路設計
　4.1電壓基準的選擇
　4.1.1選擇電壓基準源的一些考慮
　4.1.2 齊納基準源
　4.1.3 帶隙基準源
　4.1.4 XFET基準源
　4.1.5 串聯(lián)型電壓基準
　4.1.6 并聯(lián)型電壓基準
　4.1.7串聯(lián)型或并聯(lián)型電壓基準的選擇
　4.2 單片電壓基準電路
　4.2.1 超低噪聲XFET基準電壓源
　4.2.2 超低噪聲LDO XFET基準電壓源
　4.2.3 2.5V電壓基準
　4.2.4 1.25V/2.048V/2.5V/ 3V/3.3V/4.096V/ 5V電壓基準
　4.2.5 5V電壓基準
　4.2.6 高輸出電流的電壓基準
　4.2.7 采用基準電壓源和運算放大器構成的電壓基準
　4.2.8 24 Bit ADC的基準電壓電路
　4.2.9 電壓輸出DAC的電壓基準電路
　4.2.10 精密DAC電壓基準
　4.2.11 ADC和 DCA電壓基準電路
　4.3 輸出電壓可調的電壓基準電路
　4.3.1 可編程輸出電壓的電壓基準電路
　4.3.2 可數(shù)字調節(jié)輸出電壓的電壓基準電路
　4.3.3 輸出電壓1.5V~10V可調的電壓基準電路
　4.3.4 可開關控制的電壓基準電路
　4.4 擴展輸入電壓的電壓基準電路
　4.4.1 3.6V~40V輸入電壓的電壓基準電路
　4.4.2 4V~30V輸入電壓的電壓基準電路
　4.4.3 6V~80V輸入電壓的電壓基準電路
　4.4.4 6V~160V輸入電壓的電壓基準電路
　4.5 擴展輸出電流的電壓基準電路
　4.5.1 精密Boost輸出調節(jié)電路
　4.5.2 擴展輸出電流的電壓基準電路
　4.5.3 擴展輸出電流到100mA的電壓基準電路
　4.5.4 擴展輸出電流到300mA的電壓基準電路
　4.5.5 擴展輸出電流到50mA的負電壓基準電路
　4.5.6 擴展輸出電流到100mA的負電壓基準電路
　4.6 負電壓基準電路
　4.6.1單片電壓基準器件構成的負電壓基準電路
　4.6.2 采用運算放大器的負電壓基準電路
　4.6.3 采用開關電容電壓反相器的負電壓基準電路
　4.7 正負電壓基準電路
　4.7.1 ±2.5V基準電壓電路
　4.7.2 ±5V基準電壓電路
　4.8 調節(jié)外部基準電壓改變Σ-Δ ADC的增益
　4.8.1 MAX149x系列Σ-Δ面板表ADC
　4.8.2 電壓基準對ADC的影響
　4.8.3 利用分壓網(wǎng)絡構成可調基準
　4.8.4 ADC使用外部基準時的一些考慮
　4.9 通過調節(jié)電壓基準來增加ADC的精度和分辨率
　4.9.1 采用多路開關調節(jié)電壓基準的測量電路
　4.9.2 基準電壓對ADC精度和分辨率的影響
　4.10 多ADC系統(tǒng)的基準電壓設計
　4.10.1 多ADC系統(tǒng)的基準電壓
　4.10.2 ADC的精度
　4.10.3 采用單一外部電壓基準
　4.10.4 采用一組外部電壓基準
第5章 模數(shù)混合系統(tǒng)的PCB設計
　5.1 模數(shù)混合電路PCB的分區(qū)
　5.1.1 PCB按功能分區(qū)
　5.1.2 分割的隔離與互連
　5.2 模數(shù)混合系統(tǒng)的接地和電源去耦合
　5.2.1參考面的作用
　5.2.2 模擬地和數(shù)字地分割
　5.2.3 按電路功能分割接地平面
　5.2.4 采用 \統(tǒng)一地平面\形式
　5.2.5 數(shù)字和模擬電源平面的分割
　5.2.6 ADC接地對系統(tǒng)性能的影響
　5.2.7 模數(shù)混合系統(tǒng)的電源和接地布局考慮
　5.2.8去耦電容的安裝位置
　5.2.9 最小化去耦電容器和IC之間的電流環(huán)路
　5.2.10 去耦電容器與電源引腳端共用一個焊盤
　5.2.11 采用一個小面積的電源平面來代替電源線條
　5.2.12 在每一個電源引腳端都連接去耦電容器
　5.2.13 并聯(lián)使用多個去耦電容器
　5.2.14 降低去耦電容器的ESL
　5.2.15 電源線和地線要布在一起
　5.3運算放大器的PCB設計
　5.3.1 放大器輸入端保護環(huán)設計
　5.3.2 單端輸入差分輸出放大器PCB的對稱設計
　5.3.3 高速差分ADC驅動器的PCB設計
　5.3.4 差分ADC驅動器裸露焊盤的PCB設計
　5.3.5低失真高速差分ADC驅動電路的PCB設計
　5.4 12位稱重系統(tǒng)的PCB設計
　5.4.1 12位稱重系統(tǒng)電路
　5.4.2 沒有采用接地平面的PCB設計
　5.4.3 采用接地平面的PCB設計
　5.4.4 增加抗混疊濾波器
　5.5 24位Δ -Σ ADC 的PCB設計
　5.5.1 如何得到23bit rms有效分辨率
　5.5.2 電源層和接地層的布局
　5.5.3 選擇一個合適的外部時鐘源
　5.5.4 推薦使用一個外部基準電壓源
　5.5.5 縮短輸入引腳的連線并濾波
　5.6 模數(shù)混合系統(tǒng)PICtailTM演示板的PCB設計
　5.7多通道同時采樣數(shù)據(jù)采集系統(tǒng)的PCB設計
　5.7.1 多通道同時采樣數(shù)據(jù)采集系統(tǒng)簡介
　5.7.2 DAS的主要噪聲和干擾源
　5.7.3 輸入緩沖放大器的選擇
　5.7.4 對輸入濾波電路的要求
　5.7.5 ADC基準電壓選擇
　5.7.6 采用低通濾波器抑制噪聲
　5.7.7 DAS的PCB設計
　5.8 16位DAC的PCB設計
　5.8.1 16位DAC電路
　5.8.2 有問題的PCB設計
　5.8.3 改進的PCB設計
參考文獻