計算機體系結(jié)構(gòu)實驗

第1章　處理器設計流程　　
　1.1　設計定制　　
　1.2　行為設計　　
　1.3　物理設計　　
　1.4　硅片出品　　
　1.5　驗證　　
　1.6　實驗內(nèi)容安排與組織　　
　1.7　實驗1：fastdlx模擬器的使用　　
　　1.7.1　簡要說明　　
　　1.7.2　實驗目的　　
　　1.7.3　實驗工具和平臺　　
　　1.7.4　實驗步驟　　　　
第2章　指令系統(tǒng)　　
　2.1　cisc和risc　　
　2.2　dlx指令系統(tǒng)　　
　　2.2.1　dlx的寄存器　　
　　2.2.2　dlx的數(shù)據(jù)表示　　
　　2.2.3　dlx的數(shù)據(jù)尋址方式　　
　　2.2.4　dlx的指令格式　　
　　2.2.5　dlx的操作　　
　　2.2.6　dlx的控制指令　　
　　2.2.7　dlx的浮點操作　　
　2.3　指令系統(tǒng)的改進和發(fā)展　　
　2.4　實驗2：dlx指令編碼的優(yōu)化　　
　　2.4.1　簡要說明　　
　　2.4.2　實驗目的　　
　　2.4.3　實驗工具和平臺　　
　　2.4.4　實驗步驟　　
　2.5　實驗3：dlx匯編器的設計與實現(xiàn)　　
　　2.5.1　簡要說明　　
　　2.5.2　實驗目的　　
　　2.5.3　實驗工具和平臺　　
　　2.5.4　實驗步驟　　
　2.6　實驗4：面向特定應用的指令擴展　　
　　2.6.1　簡要說明　　
　　2.6.2　實驗目的　　
　　2.6.3　實驗工具和平臺　　
　　2.6.4　實驗步驟　　　　
第3章　邏輯設計　　
　3.1　硬件描述語言　　
　3.2　電子設計自動化　　
　3.3　實驗5：modelsim的使用　　
　　3.3.1　簡要說明　　
　　3.3.2　實驗目的　　
　　3.3.3　實驗工具和平臺　　
　　3.3.4　實驗步驟　　
　3.4　實驗6：寄存器文件的設計與實現(xiàn)　　
　　3.4.1　簡要說明　　
　　3.4.2　實驗目的　　
　　3.4.3　實驗工具和平臺　　
　　3.4.4　實驗步驟　　
　3.5　實驗7：存儲器模塊設計與實現(xiàn)　　
　　3.5.1　簡要說明　　
　　3.5.2　實驗目的　　
　　3.s.3　實驗工具和平臺　　
　　3.5.4　實驗步驟　　　　
第4章　流水線設計　　
　4.1　dlx整數(shù)指令　　
　4.2　dlx流水線　　
　　4.2.1　流水寄存器　　
　　4.2.2　取指段　　
　　4.2.3　譯碼段　　
　　4.2.4　執(zhí)行段　　
　　4.2.5　訪存段　　
　　4.2.6　寫回段　　
　　4.2.7　多路選擇器　　
　4.3　改進dlx流水線的性能　　
　　4.3.1　減少分支開銷　　
　　4.3.2　數(shù)據(jù)定向　　
　　4.4　實驗8：dlx整數(shù)流水線的設計與實現(xiàn)　
　　4.4.1　簡要說明　　
　　4.4.2　實驗目的　　
　　4.4.3　實驗工具和平臺　　
　　4.4.4　實驗步驟　　
　4.5　實驗9：數(shù)據(jù)定向邏輯的設計與實現(xiàn)　
　　4.5.1　簡要說明　　
　　4.5.2　實驗目的　　
　　4.5.3　實驗工具和平臺　　
　　4.5.4　實驗步驟　　　
第5章　高級dlx流水線設計實驗　　
　5.1　實驗10：dlx浮點流水線　　
　　5.1.1　簡要說明　　
　　5.1.2　實驗目的　　
　　5.1.3　實驗工具和平臺　　
　　5.1.4　實驗步驟　　
　5.2　實驗11：支持動態(tài)指令調(diào)度的記分牌算法　
　　5.2.1　簡要說明　　
　　5.2.2　實驗目的　　
　　5.2.3　實驗工具和平臺　　
　　5.2.4　實驗步驟　　
　5.3　實驗12：超長指令字技術　
　　5.3.1　簡要說明　　
　　5.3.2　實驗目的　　
　　5.3.3　實驗工具和平臺　　
　　5.3.4　實驗步驟　　
　5.4　實驗13：分支預測目標緩沖(btb)　　
　　5.4.1　簡要說明　　
　　5.4.2　實驗目的　　
　　5.4.3　實驗工具和平臺　
　　5.4.4　實驗步驟　　
　5.5　實驗14：simd指令擴展　　
　　5.5.1　簡要說明　　
　　5.5.2　實驗目的　　
　　5.5.3　實驗工具和平臺　　
　　5.5.4　實驗步驟　　
　5.6　實驗15：cache設計與實現(xiàn)　　
　　5.6.1　簡要說明　　
　　5.6.2　實驗目的　　
　　5.6.3　實驗工具和平臺　　
　　5.6.4　實驗步驟　　　　
第6章　fpga相關工具　　
　6.1　設計準備　　
　　6.1.1　基本流程　　
　　6.1.2　ise的啟動和配置　　
　6.2　基于hdl語言設計輸入　　
　　6.2.1　創(chuàng)建新工程　　
　　6.2.2　完成hdl編寫　　
　　6.2.3　ise向?qū)赡K　　
　6.3　設計仿真　　
　　6.3.1　添加測試激勵　　
　　6.3.2　仿真類型選擇　　
　　6.3.3　編譯xilinx仿真庫　　
　6.4　系統(tǒng)生成及仿真　　
　　6.4.1　時序約束　　
　　6.4.2　IO配置　　
　　6.4.3　配置文件生成及后仿真　
　6.5　配置下載　　
參考文獻