嵌入式系統(tǒng)設計的驗證與調(diào)試技術(shù)

第1章 嵌入式系統(tǒng)驗證簡介/1
第2章 模型驗證/5
2.1 平臺與系統(tǒng)行為/6
2.2 模型設計準則/8
2.3 非形式化需求：案例分析/9
2.3.1 需求文檔/10
2.3.2 非形式化需求簡化/11
2.4 通用建模概念/13
2.4.1 有限狀態(tài)機/13
2.4.2 FSM通信/16
2.4.3 基于消息順序圖的模型/22
2.5 建模概念討論/31
2.6 模型仿真/33
2.6.1 FSM仿真/35
2.6.2 基于MSC的系統(tǒng)模型仿真/39
2.7 基于模型的測試/43
2.8 模型校驗/50
2.8.1 屬性規(guī)范/50
2.8.2 校驗過程/63
2.9 SPIN驗證工具/71
2.10 SMV驗證工具/74
2.11 案例分析：空中交通管制器/77
2.12 參考文獻/79
2.13 習題/80
第3章 通信驗證/83
3.1 常見不兼容性/86
3.1.1 以不同的順序發(fā)送/接收信號/86
3.1.2 處理不同的信號字母表/87
3.1.3 數(shù)據(jù)格式不匹配/89
3.1.4 數(shù)據(jù)率不匹配/91
3.2 轉(zhuǎn)換器合成/92
3.2.1 本地協(xié)議和轉(zhuǎn)換器的表示/92
3.2.2 轉(zhuǎn)換器合成的基本思想/94
3.2.3 各種協(xié)議轉(zhuǎn)換策略/100
3.2.4 避免不推進循環(huán)/101
3.2.5 避免死鎖的投機傳輸/102
3.3 改變工作設計/105
3.4 參考文獻/106
3.5 習題/107
第4章 性能驗證/109
4.1 傳統(tǒng)時間抽象/110
4.2 預測程序執(zhí)行時間/114
4.2.1 WCET計算/116
4.2.2 微體系結(jié)構(gòu)建模/127
4.3 處理單元內(nèi)部的干擾/135
4.3.1 來自環(huán)境的中斷/135
4.3.2 競爭與搶占/137
4.3.3 共享處理器緩存/141
4.4 系統(tǒng)級通信分析/144
4.5 設計可預測時間的系統(tǒng)/147
4.5.1 中間結(jié)果存儲器/147
4.5.2 時間觸發(fā)通信/152
4.6 新興應用/154
4.7 參考文獻/154
4.8 習題/155
第5章 功能驗證/157
5.1 動態(tài)或基于軌跡的校驗/159
5.1.1 動態(tài)切片/163
5.1.2 錯誤定位/171
5.1.3 導引測試方法/177
5.2 形式化校核/180
5.2.1 謂詞抽象/183
5.2.2 通過謂詞抽象進行軟件校驗/189
5.2.3 形式化校核與測試的結(jié)合/195
5.3 參考文獻/198
5.4 習題/199