32位ARM微控制器系統(tǒng)設計與實踐：基于Luminary Micro LM3S系統(tǒng)工程Cortex-M3內(nèi)核

第1章 32位LM3S系列微控制器
1.1 LM3S系列微控制器簡介
1.2 LM3S系列微控制器最小系統(tǒng)設計
1.2.1 LM3S101最小系統(tǒng)
1.2.2 LM3S615最小系統(tǒng)
1.2.3 LM3S8962最小系統(tǒng)
1.2.4 LM3S5749最小系統(tǒng)
思考題與習題
第2章 .ARMCortex-M3體系結構
2.1 ARMCortex-M3處理器內(nèi)核
2.1.1 Correx-M3內(nèi)核的主要特點
2.1.2 功能描述
2.1.3 Cortex-M3與ARM7的性能比較
2.2 編程模型
2.2.1 編程模型
2.2.2 特權訪問和用戶訪問
2.2.3 寄存器
2.2.4 數(shù)據(jù)類型
2.2.5 存儲器格式
2.2.6 Cortex-M3指令集
2.3 存儲器映射
2.3.1 存儲器映射、接口和存儲范圍
2.3.2 位操作
2.3.3 ROM存儲器表
2.4 系統(tǒng)異常
2.4.1 異常模式
2.4.2 異常類型
2.4.3 異常優(yōu)先級
2.4.4 異常占先
2.4.5 末尾連鎖
2.4.6 異常遲來
2.4.7 異常退出
2.4.8 復位
2.4.9 其他系統(tǒng)中斷
2.5 嵌套向量中斷控制器
2.5.1 NVIC的中斷與異常控制的結構
2.5.2 NVIC寄存器映射
2.5.3 外部中斷
2.5.4 系統(tǒng)異常
2.5.5 系統(tǒng)定時器
2.5.6 系統(tǒng)故障
2.6 存儲器保護單元
2.6.1 MPU概述
2.6.2 MPU編程器模型
2.6.3 MPU訪問權限
2.6.4 MPU異常中止
2.6.5 更新MPU區(qū)域
2.6.6 中斷和更新MPU
2.7 調(diào)試和跟蹤
2.7.1 Cortex-M3跟蹤系統(tǒng)
2.7.2 JTAG接口電路
2.7.3 IAREWARM集成開發(fā)環(huán)境和LMLINK調(diào)試器
2.8 總線矩陣和接口
思考題與習題
第3章 Stellaris驅(qū)動庫
3.1 Stellaris驅(qū)動庫簡介
3.1.1 驅(qū)動程序的功能
3.1.2 驅(qū)動程序庫支持的工具鏈
3.1.3 驅(qū)動程序庫源代碼的組織結構
3.2 引導代碼
3.3 常用的Stellaris驅(qū)動庫API函數(shù)
3.4 實用函數(shù)
3.5 錯誤處理
3.6 BootLoader
3.7 編譯代碼
3.7.1 需要的軟件
3.7.2 用KeilUVision編譯
3.7.3 用IAREmbedded Workbench編譯
3.7.4 從命令行編譯
3.8 工具鏈
3.8.1 編譯器
3.8.2 調(diào)試器
3.9 Stellaris驅(qū)動庫編程示例
3.9.1 硬件類型定義
3.9.2 通用輸入／輸出端口
思考題與習題
第4章 L.M3S系列微控制器的系統(tǒng)控制單元
4.1 系統(tǒng)控制寄存器
4.1.1 系統(tǒng)控制寄存器映射
4.1.2 器件標識和功能寄存器
4.2 復位控制
4.2.1 復位源
4.2.2 RST引腳復位
4.2.3 上電復位
4.2.4 掉電復位
4.2.5 軟件復位
4.2.6 看門狗定時器復位
4.3 片內(nèi)輸出電壓調(diào)整
4.4 時鐘控制
4.4.1 基礎時鐘源
4.4.2 PLL的頻率設置與編程
4.5 電源管理
4.5.1 處理器的4種模式
4.5.2 處理器的睡眠機制
4.5.3 與睡眠模式相關的寄存器
4.5.4 睡眠模式和深度睡眠模式的設置
4.6 系統(tǒng)控制模塊的中斷
4.7 休眠模塊
4.7.1 休眠模塊的特性與結構
4.7.2 休眠模塊寄存器映射與訪問時序
4.7.3 休眠模塊時鐘源
4.7.4 休眠模塊電池管理
4.7.5 休眠模塊實時時鐘
4.7.6 休眠模塊電源控制
4.7.7 休眠模塊中斷和狀態(tài)
4.7.8 休眠模塊非易失性存儲器
4.7.9 休眠模塊的配置
4.7.10 休眠模塊的示例程序
4.8 通用定時器
4.8.1 GPTM工作模式與結構
4.8.2 GPTM寄存器映射
4.8.3 功能描述
4.8.4 GPTM復位條件
4.8.5 32位定時器操作模式
4.8.6 16位定時器操作模式
……
第5章 存貯器
第6章 輸入/輸出設備接口
第7章 總線接口
第8章 網(wǎng)絡接口
第9章 EasyARM開發(fā)板與常用外圍模塊的連接與編程
參考文獻