基于FPGA的SOPC嵌入式系統(tǒng)設(shè)計(jì)與典型實(shí)例

第一篇 FPGA基礎(chǔ)
　第1章 FPGA硬件結(jié)構(gòu)知識(shí)
　　1.1 CPLD/FPGA概述
　　　1.1.1 CPLD/FPGA的特點(diǎn)
　　　1.1.2 CPLD/FPGA的發(fā)展方向
　　　1.1.3 CPLD/FPGA的應(yīng)用領(lǐng)域
　　1.2 FPGA體系結(jié)構(gòu)
　　　1.2.1 FPGA基本結(jié)構(gòu)
　　　1.2.2 FPGA的結(jié)構(gòu)特點(diǎn)
　　　1.2.3 FPGA的編程工藝
　　1.3 FPGA常用芯片與選用
　　　1.3.1 FPGA常用芯片
　　　1.3.2 FPGA器件的選用
　　1.4 本章小結(jié)
　第2章 Verilog HDL語(yǔ)言編程基礎(chǔ)
　　2.1 Verilog HDL語(yǔ)言特點(diǎn)
　　2.2 Verilog HDL程序的基本結(jié)構(gòu)
　　　2.2.1 模塊
　　　2.2.2 模塊調(diào)用
　　2.3 程序格式
　　2.4 注釋與間隔符
　　2.5 數(shù)值
　　2.6 字符串
　　2.7 標(biāo)識(shí)符
　　2.8 系統(tǒng)任務(wù)和函數(shù)
　　2.9 編譯指令
　　2.10 數(shù)據(jù)類型
　　　2.10.1 線網(wǎng)（Net）和變量（Variable）
　　　2.10.2 標(biāo)量（Scalar）與矢量（Vector）
　　　2.10.3 線網(wǎng)（Net）數(shù)據(jù)類型
　　　2.10.4 變量（Variable）數(shù)據(jù)類型
　　　2.10.5 數(shù)組（Array）類型
　　　2.10.6 參數(shù)
　　　2.10.7 名字空間
　　2.11 表達(dá)式
　　　2.11.1 操作符
　　　2.11.2 操作數(shù)
　　　2.11.3 延遲表達(dá)式
　　　2.11.4 表達(dá)式的位寬
　　　2.11.5 有符號(hào)表達(dá)式
　　2.12 本章小結(jié)
　第3章 FPGA常用開(kāi)發(fā)工具
　　3.1 硬件開(kāi)發(fā)工具Quartus II
　　　3.1.1 Quartus II簡(jiǎn)介
　　　3.1.2 Quartus II設(shè)計(jì)流程
　　　3.1.3 Quartus II設(shè)計(jì)方法
　　　3.1.4 Quartus II功能詳解
　　　3.1.5 時(shí)序約束與分析
　　　3.1.6 設(shè)計(jì)優(yōu)化
　　　3.1.7 SignalTap II
　　3.2 ModelSim開(kāi)發(fā)工具
　　　3.2.1 ModelSim簡(jiǎn)介
　　　3.2.2 基本仿真步驟
　　　3.2.3 ModelSim各界面介紹
　　　3.2.4 ModelSim調(diào)試功能
　　3.3 本章小結(jié)
第二篇 SOPC入門
　第4章 SOPC硬件系統(tǒng)開(kāi)發(fā)
　　4.1 SOPC系統(tǒng)特點(diǎn)與開(kāi)發(fā)流程
　　4.2 SOPC Builder硬件開(kāi)發(fā)環(huán)境介紹
　　　4.2.1 SOPC Builder功能
　　　4.2.2 SOPC Builder組成
　　　4.2.3 SOPC Builder中包含的組件
　　4.3 使用SOPC Builder創(chuàng)建Nios II系統(tǒng)模塊
　　　4.3.1 創(chuàng)建Quartus II工程
　　　4.3.2 啟動(dòng)并配置SOPC Builder
　　　4.3.3 添加CPU及外設(shè)IP模塊
　　　4.3.4 生成Nios II系統(tǒng)
　　4.4 集成Nios II系統(tǒng)到Quartus II工程
　　　4.4.1 創(chuàng)建包含Nios II系統(tǒng)的Quartus II頂層模塊
　　　4.4.2 FPGA引腳分配及其他設(shè)置
　　　4.4.3 Quartus II工程的編譯并下載
　　4.5 本章小結(jié)
　第5章 SOPC軟件系統(tǒng)開(kāi)發(fā)
　　5.1 Nios II處理器結(jié)構(gòu)
　　　5.1.1 Nios II處理器概述
　　　5.1.2 編程模型
　　　5.1.3 JTAG調(diào)試模塊
　　5.2 Nios II指令系統(tǒng)介紹
　　　5.2.1 Nios II處理器的指令集
　　　5.2.2 Nios II定制指令介紹
　　　5.2.3 定制指令實(shí)現(xiàn)方式
　　　5.2.4 定制指令設(shè)計(jì)實(shí)例——前導(dǎo)0檢測(cè)器
　　5.3 Nios II IDE集成開(kāi)發(fā)環(huán)境
　　　5.3.1 Nios II IDE簡(jiǎn)介
　　　5.3.2 HAL系統(tǒng)庫(kù)
　　　5.3.3 RTOS和TCP/IP協(xié)議棧
　　5.4 使用Nios II IDE建立應(yīng)用程序
　　　5.4.1 創(chuàng)建C/C++工程
　　　5.4.2 配置工程的系統(tǒng)屬性
　　　5.4.3 編譯及運(yùn)行工程
　　　5.4.4 調(diào)試模式
　　5.5 使用Flash Programmer下載
　　　5.5.1 定制目標(biāo)板
　　　5.5.2 Flash Programmer配置及下載
　　5.6 本章小結(jié)
　第6章 Avalon總線規(guī)范
　　6.1 Avalon總線概述
　　　6.1.1 Avalon總線的特點(diǎn)
　　　6.1.2 術(shù)語(yǔ)和概念
　　6.2 Avalon總線信號(hào)
　　　6.2.1 Avalon信號(hào)類型列表
　　　6.2.2 Avalon信號(hào)時(shí)序
　　　6.2.3 Avalon總線傳輸特性
　　6.3 Avalon從端口傳輸
　　　6.3.1 Avalon從端口信號(hào)介紹
　　　6.3.2 Avalon從端口讀傳輸
　　　6.3.3 Avalon從端口寫傳輸
　　6.4 Avalon主端口傳輸
　　　6.4.1 Avalon主端口模塊介紹
　　　6.4.2 Avalon主端口讀傳輸
　　　6.4.3 Avalon主端口寫傳輸
　　6.5 Avalon流水線傳輸模式
　　　6.5.1 具有固定延遲的從端口流水線讀傳輸
　　　6.5.2 具有可變延遲的從端口流水線讀傳輸
　　　6.5.3 主端口流水線讀傳輸
　　6.6 Avalon流傳輸模式
　　　6.6.1 流模式從端口傳輸
　　　6.6.2 流模式主端口傳輸
　　6.7 Avalon三態(tài)傳輸
　　　6.7.1 三態(tài)從端口傳輸
　　　6.7.2 三態(tài)主端口傳輸
　　6.8 Avalon突發(fā)傳輸
　　　6.8.1 主端口突發(fā)傳輸
　　　6.8.2 從端口突發(fā)傳輸
　　6.9 與傳輸無(wú)關(guān)的信號(hào)
　　　6.9.1 中斷請(qǐng)求信號(hào)
　　　6.9.2 復(fù)位控制信號(hào)
　　6.10 Avalon總線地址對(duì)齊方式
　　　6.10.1 本地地址對(duì)齊
　　　6.10.2 動(dòng)態(tài)地址對(duì)齊
　　6.11 本章小結(jié)
　第7章 Nios II外圍設(shè)備及其編程
　　7.1 并行輸入/輸出（PIO）
　　　7.1.1 功能描述
　　　7.1.2 配置選項(xiàng)
　　　7.1.3 寄存器描述與中斷
　　　7.1.4 軟件編程模型
　　7.2 通用異步收發(fā)器（UART）
　　　7.2.1 功能描述
　　　7.2.2 配置選項(xiàng)
　　　7.2.3 寄存器描述與中斷
　　　7.2.4 軟件編程模型
　　7.3 定時(shí)器（Timer）
　　　7.3.1 功能描述
　　　7.3.2 配置選項(xiàng)
　　　7.3.3 寄存器描述與中斷
　　　7.3.4 軟件編程模型
　　7.4 JTAG UART
　　　7.4.1 功能描述
　　　7.4.2 配置選項(xiàng)
　　　7.4.3 寄存器描述與中斷
　　　7.4.4 軟件編程模型
　　7.5 SDRAM控制器
　　　7.5.1 功能描述
　　　7.5.2 配置選項(xiàng)
　　　7.5.3 SDRAM控制器配置實(shí)例
　　　7.5.4 軟件編程模型
　　7.6 CFI控制器
　　　7.6.1 功能描述
　　　7.6.2 配置選項(xiàng)
　　　7.6.3 軟件編程模型
　　7.7 EPCS設(shè)備控制器
　　　7.7.1 功能描述
　　　7.7.2 配置選項(xiàng)
　　　7.7.3 軟件編程模型
　　7.8 DMA控制器
　　　7.8.1 功能描述
　　　7.8.2 配置選項(xiàng)
　　　7.8.3 寄存器描述與中斷
　　　7.8.4 軟件編程模型
　　7.9 系統(tǒng)ID
　　　7.9.1 功能描述
　　　7.9.2 配置選項(xiàng)
　　　7.9.3 軟件編程模型
　　7.10 SPI
　　　7.10.1 功能描述
　　　7.10.2 配置選項(xiàng)
　　　7.10.3 寄存器描述
　　　7.10.4 軟件編程模型
　　7.11 本章小結(jié)
第三篇 應(yīng)用實(shí)戰(zhàn)
　第8章 基于FPGA的SOPC系統(tǒng)開(kāi)發(fā)實(shí)例1——七段數(shù)碼管時(shí)鐘顯示實(shí)例
　　8.1 實(shí)例內(nèi)容說(shuō)明
　　8.2 設(shè)計(jì)思路分析
　　8.3 硬件設(shè)計(jì)
　　8.4 軟件設(shè)計(jì)與程序代碼
　　8.5 實(shí)例小結(jié)
　第9章 基于FPGA的 SOPC系統(tǒng)開(kāi)發(fā)實(shí)例2——串口通信DMA傳輸實(shí)例
　　9.1 實(shí)例內(nèi)容說(shuō)明
　　9.2 設(shè)計(jì)思路分析
　　9.3 硬件設(shè)計(jì)
　　9.4 軟件設(shè)計(jì)與程序代碼
　　　9.4.1 Nios II HAL中與DMA設(shè)計(jì)相關(guān)的API函數(shù)
　　　9.4.2 軟件部分的設(shè)計(jì)
　　9.5 實(shí)例小結(jié)
　第10章 基于FPGA的SOPC系統(tǒng)開(kāi)發(fā)實(shí)例3——LED燈控PWM IP核設(shè)計(jì)
　　10.1 實(shí)例內(nèi)容說(shuō)明
　　10.2 設(shè)計(jì)思路分析
　　10.3 硬件設(shè)計(jì)
　　10.4 軟件設(shè)計(jì)與程序代碼
　　10.5 實(shí)例小結(jié)
　第11章 基于FPGA的SOPC系統(tǒng)開(kāi)發(fā)實(shí)例4——通用TFT-LCD控制器及PS2鼠標(biāo)設(shè)計(jì)實(shí)例
　　11.1 實(shí)例內(nèi)容說(shuō)明
　　11.2 設(shè)計(jì)思路分析
　　11.3 硬件設(shè)計(jì)
　　11.4 軟件設(shè)計(jì)與程序代碼
　　11.5 實(shí)例小結(jié)
　第12章 基于FPGA的SOPC系統(tǒng)開(kāi)發(fā)實(shí)例5——對(duì)對(duì)碰游戲
　　12.1 實(shí)例內(nèi)容說(shuō)明
　　12.2 設(shè)計(jì)思路分析
　　12.3 硬件設(shè)計(jì)
　　12.4 軟件設(shè)計(jì)與程序代碼
　　12.5 實(shí)例小結(jié)
　第13章 基于FPGA的SOPC系統(tǒng)開(kāi)發(fā)實(shí)例6——GPS信息接收系統(tǒng)的設(shè)計(jì)
　　13.1 實(shí)例內(nèi)容說(shuō)明
　　13.2 設(shè)計(jì)思路分析
　　13.3 硬件設(shè)計(jì)
　　13.4 軟件設(shè)計(jì)與程序代碼
　　13.5 實(shí)例小結(jié)
　第14章 基于FPGA的SOPC系統(tǒng)開(kāi)發(fā)實(shí)例7——基于NiosⅡ的I2C總線傳輸應(yīng)用設(shè)計(jì)
　　14.1 實(shí)例內(nèi)容說(shuō)明
　　14.2 設(shè)計(jì)思路分析
　　14.3 I2C總線介紹
　　　14.3.1 I2C總線特點(diǎn)
　　　14.3.2 I2C總線工作原理
　　14.4 AT24C02芯片介紹
　　　14.4.1 AT24C02概述
　　　14.4.2 AT24C02讀寫時(shí)序
　　14.5 SOPC系統(tǒng)的創(chuàng)建
　　14.6 軟件設(shè)計(jì)與程序代碼
　　14.7 實(shí)例小結(jié)
附錄A Nios II HAL中與PIO設(shè)計(jì)相關(guān)的API函數(shù)