可編程邏輯器件及EDA技術(shù)：數(shù)字系統(tǒng)設(shè)計與SOPC技術(shù)

第1章 可編程器件和EDA技術(shù)概述
1.1 EDA技術(shù)的主要特征
1.2 EDA技術(shù)的設(shè)計方法
1.3 可編程邏輯器件簡介
1.3.1 從ASIC到FPGA／CPID
1.3.2 CPLD器件
1.3.3 FPGA器件
1.4 可編程邏輯器件設(shè)計
1.4.1 可編程邏輯器件的設(shè)計流程
1.4.2 Xilinx公司的ISE開發(fā)工具概述
1.4.3 Altera公司的QtlartusⅡ開發(fā)工具概述
1.5 可編程邏輯器件選型
1.5.1 CPLD選擇的方法
1.5.2 FPGA選擇的方法
1..6 IP核簡介
1.7 EDA技術(shù)的發(fā)展趨勢
1.7.1 可編程邏輯器件的發(fā)展趨勢
1.7.2 EAD軟件開發(fā)工具的發(fā)展趨勢
1.7.3 設(shè)計輸入方式的發(fā)展趨勢
第2章 VHDL硬件描述語言
2.1 HDL簡介
2.1.1 代表性的HDL語言
2.1.2 VHDL程序結(jié)構(gòu)
2.1.3 程序包
2.1.4 庫
2.1.5 實體和結(jié)構(gòu)體
2.1.6 配置
2.2 VHDL基本要素
2.2.1 標(biāo)識符
　　2.2.2 數(shù)據(jù)對象
2.2.3 數(shù)據(jù)類型
2.2.4 用戶自定義的數(shù)據(jù)類型
2.2.5 數(shù)據(jù)類型的轉(zhuǎn)換
2.2.6 操作符
2.2.7 函數(shù)類屬性
2.3 VHDL的主要語句及應(yīng)用
2.3.1 進(jìn)程
2.3.2 過程及其函數(shù)
2.3.3 順序描述語句
2.3.4 信號賦值語句
2.3.5 COMPONENT語句和COMPONENT INSTANT語句
2.3.6 GENERIC語句和GENERATE語句
第3章 典型VHDL設(shè)計實例
3.1 組合邏輯電路設(shè)計
3.1.1 邏輯門電路設(shè)計
3.1.2 常用編碼器設(shè)計
　　3.1.3 常用譯碼器設(shè)計
3.1.4 數(shù)據(jù)選擇器設(shè)計
3.1.5 數(shù)據(jù)分配器設(shè)計
3.1.6 數(shù)值比較器設(shè)計
3.1.7 算術(shù)運(yùn)算單元電路設(shè)計
3.2 時序邏輯電路設(shè)計
3.2.1 常用觸發(fā)器設(shè)計
3.2.2 常用數(shù)碼寄存器設(shè)計
3.2.3 常用計數(shù)器設(shè)計
3.3 有限狀態(tài)機(jī)設(shè)計
3.3.1 有限狀態(tài)機(jī)的建模
3.3.2 狀態(tài)編碼
3.3.3 Mealy型狀態(tài)機(jī)設(shè)計
3.3.4 Moore型狀態(tài)機(jī)設(shè)計
3.4 存儲器設(shè)計
3.4.1 只讀存儲器(ROM)的設(shè)計
3.4.2 隨機(jī)存儲器(RAM)的設(shè)計
3.4.3 順序存取存儲器的設(shè)計
第4章 典型數(shù)字系統(tǒng)的設(shè)計
4.1 數(shù)字系統(tǒng)概述
4.2 數(shù)碼管動態(tài)顯示掃描電路原理及設(shè)計
　　……
第5章 QuartusⅡ7.0開發(fā)系統(tǒng)
第6章 SOPC系統(tǒng)簡介
第7章 NiosⅡ嵌入式處理器及總線接口
第8章 NiosⅡ系統(tǒng)嵌入式外設(shè)
第9章 NiosⅡ系統(tǒng)設(shè)計
第10章 一體化EDA開發(fā)工具
參考文獻(xiàn)