計(jì)算機(jī)組成原理與設(shè)計(jì)

第1章 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)概述
1.1 概述
1.1.1 計(jì)算機(jī)的應(yīng)用
1.1.2 計(jì)算機(jī)的類(lèi)型、特征和性能指標(biāo)
1.2 計(jì)算機(jī)系統(tǒng)的組成
1.2.1 計(jì)算機(jī)系統(tǒng)的硬件組成
1.2.2 計(jì)算機(jī)系統(tǒng)的軟件組成
1.3 計(jì)算機(jī)的層次結(jié)構(gòu)
1.3.1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.3.2 硬軟件在邏輯上的等價(jià)性
1.4 未來(lái)計(jì)算機(jī)的發(fā)展趨勢(shì)
1.4.1 計(jì)算機(jī)的發(fā)展概況
1.4.2 計(jì)算機(jī)發(fā)展總趨勢(shì)
1.5 實(shí)例：打開(kāi)計(jì)算機(jī)機(jī)箱
1.5.1 剖析鼠標(biāo)
1.5.2 觀(guān)察顯示器
1.5.3 打開(kāi)機(jī)箱
本章小結(jié)
習(xí)題1
第2章 運(yùn)算器原理與設(shè)計(jì)
2.1 信息在計(jì)算機(jī)中的表示
2.1.1 數(shù)的表示
2.1.2 非數(shù)值數(shù)據(jù)的表示方法
2.1.3 數(shù)據(jù)校驗(yàn)碼
2.2 算術(shù)邏輯運(yùn)算基礎(chǔ)
2.2.1 定點(diǎn)數(shù)的加減法
2.2.2 定點(diǎn)乘法運(yùn)算
2.2.3 定點(diǎn)除法運(yùn)算
2.2.4 浮點(diǎn)數(shù)的四則運(yùn)算
2.2.5 邏輯運(yùn)算
2.3 ALU原理、組織和設(shè)計(jì)
2.3.1 運(yùn)算器的基本結(jié)構(gòu)
2.3.2 加法器及其進(jìn)位系統(tǒng)
2.3.3 集成電路構(gòu)成ALU
2.3.4 運(yùn)算器ALU設(shè)計(jì)
2.4 實(shí)例：IA-32中的浮點(diǎn)部件
2.4.1 IA-32的浮點(diǎn)系統(tǒng)結(jié)構(gòu)
2.4.2 Intel SSE2浮點(diǎn)體系結(jié)構(gòu)
本章小結(jié)
習(xí)題2
第3章 層次結(jié)構(gòu)的存儲(chǔ)器組織和設(shè)計(jì)
3.1 概述
3.1.1 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
3.1.2 存儲(chǔ)器分類(lèi)
3.1.3 主存儲(chǔ)器的性能指標(biāo)
3.2 半導(dǎo)體存儲(chǔ)器和存儲(chǔ)芯片
3.2.1 SRAM存儲(chǔ)元和芯片
3.2.2 動(dòng)態(tài)MOS存儲(chǔ)元和芯片
3.2.3 只讀存儲(chǔ)器芯片
3.3 主存儲(chǔ)器系統(tǒng)設(shè)計(jì)
3.3.1 高性能存儲(chǔ)器
3.3.2 主存系統(tǒng)組織設(shè)計(jì)
3.4 層次結(jié)構(gòu)的存儲(chǔ)系統(tǒng)組織
3.4.1 高速緩存Cache
3.4.2 虛擬存儲(chǔ)器
3.5 實(shí)例：Intel Pentium P4和AMD Opteron的存儲(chǔ)器層次結(jié)構(gòu)
3.5.1 Intel Pentium P4和AMD Opteron的層次結(jié)構(gòu)存儲(chǔ)器
3.5.2 減少缺失損失的技術(shù)
本章小結(jié)
習(xí)題3
第4章 指令系統(tǒng)
4.1 指令功能和類(lèi)型
4.1.1 概述
4.1.2 數(shù)據(jù)傳送類(lèi)指令
4.1.3 輸入/輸出指令
4.1.4 算術(shù)運(yùn)算類(lèi)指令
4.1.5 邏輯運(yùn)算類(lèi)指令
4.1.6 程序轉(zhuǎn)移控制類(lèi)指令
4.1.7 處理機(jī)控制類(lèi)指令
4.1.8 其他指令
4.2 指令格式
4.2.1 指令字長(zhǎng)
4.2.2 操作碼
4.2.3 地址碼
4.3 尋址方式
4.3.1 指令的尋址方式
4.3.2 操作數(shù)尋址方式
4.4 RISC與CISC指令系統(tǒng)
4.4.1 CISC的特點(diǎn)
4.4.2 RISC結(jié)構(gòu)采用的基本技術(shù)
4.4.3 經(jīng)典CISC和純RISC體系結(jié)構(gòu)的比較
4.5 實(shí)例：Intel x86指令系統(tǒng)
4.5.1 Intel x86指令系統(tǒng)特點(diǎn)
4.5.2 Intel x86指令系統(tǒng)簡(jiǎn)介
4.6 實(shí)例：ARM指令系統(tǒng)
4.6.1 ARM指令系統(tǒng)的特點(diǎn)
4.6.2 ARM指令系統(tǒng)簡(jiǎn)介
本章小結(jié)
習(xí)題4
第5章 中央處理器原理與設(shè)計(jì)
5.1 處理器工作原理
5.1.1 處理器的功能
5.1.2 處理器組成
5.1.3 指令周期
5.1.4 時(shí)序產(chǎn)生器
5.1.5 時(shí)序控制方式
5.1.6 利用流水線(xiàn)提高處理器性能
5.2 控制器設(shè)計(jì)方法
5.2.1 硬布線(xiàn)邏輯控制器設(shè)計(jì)
5.2.2 微程序控制器設(shè)計(jì)
5.2.3 可編程邏輯設(shè)計(jì)
5.3 實(shí)例：典型的處理器
5.3.1 INTEL 8086/80286/80386/80486處理器
5.3.2 INTEL Pentium系列處理器
5.3.3 ARM處理器
本章小結(jié)
習(xí)題5
第6章 總線(xiàn)與輸入/輸出系統(tǒng)
6.1 總線(xiàn)系統(tǒng)
6.1.1 總線(xiàn)結(jié)構(gòu)形態(tài)與系統(tǒng)總線(xiàn)連接方式
6.1.2 系統(tǒng)總線(xiàn)與I/O設(shè)備的信息傳送方式
6.1.3 系統(tǒng)總線(xiàn)的組成及功能
6.1.4 總線(xiàn)的控制與通信
6.2 總線(xiàn)實(shí)例
6.2.1 PCI總線(xiàn)
6.2.2 USB和IEEE 1394總線(xiàn)
6.3 輸入/輸出系統(tǒng)
6.3.1 輸入/輸出接口
6.3.2 外圍設(shè)備與CPU交換信息的方式
6.4 常用外圍設(shè)備
6.4.1 基本的輸入/輸出設(shè)備
6.4.2 硬盤(pán)外存儲(chǔ)器
6.5 實(shí)例：數(shù)碼相機(jī)
本章小結(jié)
習(xí)題6
參考文獻(xiàn)