數(shù)字電路（第2版）

第1章　數(shù)字電路基礎(chǔ)
1.1　數(shù)制與碼制
1.1.1　十進(jìn)制數(shù)
1.1.2　二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)
1.1.3　進(jìn)制之間的相互轉(zhuǎn)換
1.1.4　BCD碼與可靠性代碼
1.1.5　算術(shù)運(yùn)算
1.2　邏輯代數(shù)基礎(chǔ)
1.2.1　基本的邏輯運(yùn)算
1.2.2　邏輯函數(shù)概述
1.2.3　邏輯代數(shù)的基本定律及規(guī)則
1.2.4　邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式
1.2.5　邏輯函數(shù)的化簡(jiǎn)
本章小結(jié)
習(xí)題1
第2章　集成門(mén)電路
2.1概述
2.2　TTL與非門(mén)電路
2.2.1　電路結(jié)構(gòu)
2.2.2　電氣特性
2.2.3　低功耗肖特基與非門(mén)電路
2.2.4　其他功能TTL門(mén)電路
2.2.5　TTL門(mén)電路使用注意事項(xiàng)
2.3　CMOS門(mén)電路
2.3.1　CMOS反相器
2.3.2　常見(jiàn)CMOS門(mén)電路
2.3.3　常見(jiàn)CMOS門(mén)電路舉例
2.3.4　CMOS門(mén)電路產(chǎn)品說(shuō)明及使用注意事項(xiàng)
2.4　接口電路
2.4.1　TTL驅(qū)動(dòng)CMOS
2.4.2　CMOS驅(qū)動(dòng)TTL
本章小結(jié)
習(xí)題2
第3章　組合邏輯電路
3.1　組合邏輯電路的分析與設(shè)計(jì)
3.1.1　組合邏輯電路分析
3.1.2　組合邏輯電路設(shè)計(jì)
3.2　常見(jiàn)組合邏輯電路
3.2.1　加法器
3.2.2　編碼器
3.2.3　譯碼器
3.2.4　數(shù)據(jù)選擇器與數(shù)據(jù)分配器
3.3　組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
本章小結(jié)
習(xí)題3
第4章　時(shí)序邏輯電路
4.1　觸發(fā)器
4.1.1　基本RS觸發(fā)器
4.1.2　同步觸發(fā)器
4.1.3　主從觸發(fā)器
4.1.4　邊沿觸發(fā)器
4.1.5　觸發(fā)器之間的轉(zhuǎn)換
4.2　時(shí)序邏輯電路分析
4.2.1　同步時(shí)序邏輯電路分析
4.2.2　異步時(shí)序邏輯電路分析
4.3　寄存器
4.3.1　基本寄存器
4.3.2　移位寄存器
4.4　計(jì)數(shù)器
4.4.1　同步計(jì)數(shù)器
4.4.2　異步計(jì)數(shù)器
4.5　移存型計(jì)數(shù)器
4.6　計(jì)數(shù)器應(yīng)用
4.6.1　反饋歸零法獲得Ⅳ進(jìn)制計(jì)數(shù)器
4.6.2　計(jì)數(shù)器級(jí)聯(lián)獲得大容量Ⅳ進(jìn)制計(jì)數(shù)器
4.6.3　順序脈沖發(fā)生器
本章小結(jié)
習(xí)題4
第5章　脈沖波形的產(chǎn)生與變換電路
5.1 概述
5.2 555定時(shí)器
5.2.1 555電路結(jié)構(gòu)
5.2.2 555定時(shí)器功能描述
5.3 單穩(wěn)態(tài)觸發(fā)器
5.3.1 555電路構(gòu)成單穩(wěn)態(tài)觸發(fā)器
5.3.2 集成單穩(wěn)態(tài)觸發(fā)器
5.3.3 單穩(wěn)態(tài)電路應(yīng)用
5.4 施密特觸發(fā)器
5.4.1 555電路構(gòu)成施密特觸發(fā)器
5.4.2 集成施密特觸發(fā)器
5.4.3 施密特觸發(fā)器的應(yīng)用
5.5 多諧振蕩器
5.5.1 555定時(shí)器構(gòu)成多諧振蕩器
5.5.2 石英晶體多諧振蕩器
5.5.3 施密特觸發(fā)器組成的多諧振蕩器
5.5.4 環(huán)形振蕩器
本章小結(jié)
習(xí)題5
第6章 模數(shù)與數(shù)模轉(zhuǎn)換電路基礎(chǔ)
6.1 數(shù)模轉(zhuǎn)換器（DAC）
6.1.1 D／A轉(zhuǎn)換原理
6.1.2 常見(jiàn)DAC電路
6.1.3 DAC主要性能指標(biāo)
6.2 模數(shù)轉(zhuǎn)換器（ADC）
6.2.1 A／D轉(zhuǎn)換原理
6.2.2 常見(jiàn)ADC電路
6.2.3 ADC主要指標(biāo)
本章小結(jié)
習(xí)題6
第7章 存儲(chǔ)器與可編程邏輯器件
7.1 存儲(chǔ)器
7.1.1 存儲(chǔ)器的種類(lèi)
7.1.2 存儲(chǔ)器的基本結(jié)構(gòu)及工作原理
7.1.3 存儲(chǔ)器常用芯片簡(jiǎn)介
7.2 可編程邏輯器件結(jié)構(gòu)
7.2.1 PLD的基本結(jié)構(gòu)
7.2.2 FPGA的結(jié)構(gòu)
7.3 PAL器件結(jié)構(gòu)及其應(yīng)用
7.3.1 PAL器件結(jié)構(gòu)
7.3.2 PAL器件舉例及應(yīng)用
7.4 GAL器件結(jié)構(gòu)及其應(yīng)用
7.4.1 GAL器件基本類(lèi)型
7.4.2 GAL器件基本結(jié)構(gòu)
7.4.3 GAL器件的輸出邏輯宏單元OLMC
7.4.4 GAL器件工作模式及應(yīng)用
7.5 現(xiàn)場(chǎng)可編程邏輯器件FPGA
7.5.1 概述
7.5.2 FPGA器件的基本結(jié)構(gòu)
7.5. 3應(yīng)用舉例
本章小結(jié)
習(xí)題7
第8章 實(shí)驗(yàn)與實(shí)訓(xùn)
實(shí)驗(yàn)1 門(mén)電路邏輯功能測(cè)試
實(shí)驗(yàn)2 門(mén)電路主要參數(shù)測(cè)試
實(shí)驗(yàn)3 組合邏輯電路
實(shí)驗(yàn)4 譯碼顯示電路
實(shí)驗(yàn)5 數(shù)據(jù)選擇器
實(shí)驗(yàn)6 觸發(fā)器邏輯功能測(cè)試
實(shí)驗(yàn)7 寄存器
實(shí)驗(yàn)8 計(jì)數(shù)器
實(shí)驗(yàn)9 555定時(shí)器及其應(yīng)用
實(shí)驗(yàn)10 隨機(jī)存儲(chǔ)器實(shí)驗(yàn)
實(shí)訓(xùn)1 交通燈控制電路
實(shí)訓(xùn)2 競(jìng)賽搶答器
實(shí)訓(xùn)3 數(shù)字頻率計(jì)
實(shí)訓(xùn)4 數(shù)字鐘電路
附錄A 數(shù)字電路識(shí)圖基礎(chǔ)
A.1 數(shù)字電路工程技術(shù)語(yǔ)言介紹
A1.1 概述
A1.2 語(yǔ)言特點(diǎn)
A1.3 讀圖方法介紹
A.2 半導(dǎo)體集成電路型號(hào)命名方法
附錄B 常見(jiàn)數(shù)字集成電路速查索引
參考文獻(xiàn)