VHDL基礎(chǔ)及經(jīng)典實(shí)例開發(fā)

第1章 VHDL概述
1.1 硬件描述語(yǔ)言
1.1.1 硬件描述語(yǔ)言的產(chǎn)生
1.1.2 硬件描述語(yǔ)言的種類
1.2 VHDL硬件描述語(yǔ)言
1.2.1 VHDL的特點(diǎn)
1.2.2 VHDL設(shè)計(jì)流程
第2章 VHDL硬件描述語(yǔ)言
2.1 VHDL的基本元素
2.1.1 標(biāo)識(shí)符
2.1.2 數(shù)據(jù)對(duì)象
2.1.3 數(shù)據(jù)類型
2.1.4 運(yùn)算符和操作符
2.2 VHDL程序的基本結(jié)構(gòu)
2.2.1 實(shí)體說(shuō)明
2.2.2 結(jié)構(gòu)體
2.2.3 程序包
2.2.4 庫(kù)
2.3 VHDL的主要語(yǔ)句
2.3.1 進(jìn)程語(yǔ)句
2.3.2 信號(hào)賦值語(yǔ)句
2.3.3 順序描述語(yǔ)句
2.3.4 并行描述語(yǔ)句
2.3.5 GENERIC語(yǔ)句
2.3.6 GENERATE語(yǔ)句
2.3.7 BLOCK語(yǔ)句
2.3.8 過(guò)程及函數(shù)
2.4 VHDL的屬性描述
2.4.1 值類屬性
2.4.2 函數(shù)類屬性
2.4.3 信號(hào)類屬性
2.4.4 數(shù)據(jù)類型類屬性
2.4.5 數(shù)據(jù)范圍類屬性
第3章 數(shù)字鐘設(shè)計(jì)
3.1 設(shè)計(jì)任務(wù)
3.2 系統(tǒng)設(shè)計(jì)
3.3 模塊實(shí)現(xiàn)
3.3.1 計(jì)時(shí)模塊
3.3.2 校時(shí)模塊
3.3.3 顯示模塊
第4章 通用串并乘法器設(shè)計(jì)
4.1 串并乘法器原理
4.2 系統(tǒng)設(shè)計(jì)
4.3 模塊設(shè)計(jì)與實(shí)現(xiàn)
4.3.1 全加器模塊
4.3.2 流水線單元模塊
4.3.3 其他簡(jiǎn)單模塊
第5章 串行通信接口SCI設(shè)計(jì)
5.1 RS-232串行通信簡(jiǎn)介
5.1.1 標(biāo)準(zhǔn)概述
5.1.2 協(xié)議規(guī)范
5.1.3 通信時(shí)序
5.2 系統(tǒng)設(shè)計(jì)
5.2.1 SCI內(nèi)部寄存器
5.2.2 SCI頂層設(shè)計(jì)與實(shí)現(xiàn)
5.3 模塊設(shè)計(jì)與實(shí)現(xiàn)
5.3.1 微處理器接口模塊
5.3.2 發(fā)送模塊
5.3.3 接收模塊
5.3.4 波特率發(fā)生模塊
5.3.5 LOOPBACK模塊
5.3.6 Modem模塊
第6章 看門狗設(shè)計(jì)
6.1 設(shè)計(jì)任務(wù)
6.2 系統(tǒng)設(shè)計(jì)
6.3 模塊設(shè)計(jì)與實(shí)現(xiàn)
6.3.1 計(jì)數(shù)比較模塊
6.3.2 分頻模塊
6.3.3 復(fù)位計(jì)時(shí)模塊
第7章 出租車計(jì)價(jià)器設(shè)計(jì)
7.1 設(shè)計(jì)任務(wù)
7.2 系統(tǒng)設(shè)計(jì)
7.3 模塊設(shè)計(jì)與實(shí)現(xiàn)
7.3.1 計(jì)費(fèi)模塊
7.3.2 顯示模塊
第8章 高層電梯控制器設(shè)計(jì)
8.1 設(shè)計(jì)任務(wù)
8.2 系統(tǒng)設(shè)計(jì)
8.3 模塊設(shè)計(jì)與實(shí)現(xiàn)
8.3.1 主控制器模塊
8.3.2 分控制器模塊
第9章 數(shù)字頻率計(jì)設(shè)計(jì)
9.1 計(jì)數(shù)測(cè)頻
9.1.1 設(shè)計(jì)任務(wù)
9.1.2 系統(tǒng)設(shè)計(jì)
9.1.3 模塊設(shè)計(jì)與實(shí)現(xiàn)
9.2 等精度測(cè)頻
第10章 數(shù)字密碼鎖設(shè)計(jì)
10.1 設(shè)計(jì)任務(wù)
10.2 系統(tǒng)設(shè)計(jì)
10.3 模塊設(shè)計(jì)與實(shí)現(xiàn)
10.3.1 控制模塊
10.3.2 計(jì)數(shù)器模塊
10.3.3 寄存器模塊
10.3.4 比較器模塊
10.3.5 編碼器模塊
第11章 I2C總線控制器設(shè)計(jì)
11.1 I2C總線概述
11.1.1 I2C總線基本概念
11.1.2 I2C數(shù)據(jù)傳輸時(shí)序
11.2 系統(tǒng)設(shè)計(jì)
11.2.1 微控制器接口
11.2.2 I2C控制器的內(nèi)部寄存器
11.2.3 頂層實(shí)體設(shè)計(jì)及實(shí)現(xiàn)
11.3 模塊設(shè)計(jì)與實(shí)現(xiàn)
11.3.1 微控制器接口模塊
11.3.2 I2C協(xié)議控制器模塊
11.3.3 其他簡(jiǎn)單模塊
第12章 異步FIFO設(shè)計(jì)
12.1 異步FIFO原理
12.2 系統(tǒng)設(shè)計(jì)
12.3 模塊設(shè)計(jì)與實(shí)現(xiàn)
12.3.1 空/滿標(biāo)志產(chǎn)生邏輯
12.3.2 格雷碼計(jì)數(shù)器
12.3.3 格雷碼-二進(jìn)制碼轉(zhuǎn)換模塊
12.3.4 存儲(chǔ)器設(shè)計(jì)
第13章 數(shù)字直接頻率合成設(shè)計(jì)
13.1 DDS原理
13.2 系統(tǒng)設(shè)計(jì)
13.3 模塊設(shè)計(jì)與實(shí)現(xiàn)
13.3.1 微控制器接口模塊
13.3.2 比例乘法器模塊
13.3.3 相位累加器模塊
13.3.4 雙端口RAM模塊
第14章 基于FPGA的虛擬邏輯分析儀設(shè)計(jì)
14.1 虛擬儀器概述
14.1.1 虛擬儀器的發(fā)展
14.1.2 虛擬儀器的特點(diǎn)
14.1.3 虛擬邏輯分析儀
14.2 系統(tǒng)設(shè)計(jì)
14.2.1 人機(jī)界面設(shè)計(jì)
14.2.2 頂層設(shè)計(jì)及實(shí)現(xiàn)
14.3 模塊設(shè)計(jì)及實(shí)現(xiàn)
14.3.1 觸發(fā)模塊
14.3.2 采樣存儲(chǔ)模塊
14.3.3 其他簡(jiǎn)單模塊
附錄1 保留字
附錄2 一些有用的網(wǎng)址
參考文獻(xiàn)