數(shù)字設計：原理與實踐（第4版）

前言
1 引論
1.1 關于數(shù)字設計
1.2 模擬與數(shù)字
1.3 數(shù)字器件
1.4 數(shù)字設計中的電子方面
1.5 數(shù)字設計中的軟件方面
1.6 集成電路
1.7 可編程邏輯器件
1.8 專用集成電路
1.9 印刷電路板
1.10 數(shù)字設計層次
1.11 以游戲之名
1.12 進一步探討
練習題
2 數(shù)字系統(tǒng)和編碼
2.1 進位計數(shù)制
2.2 八進制數(shù)和十六進制數(shù)
2.3 常見的進位計數(shù)制轉(zhuǎn)換
2.4 非十進制數(shù)的加法和減法
2.5 負數(shù)的表示法
2.5.1 符號數(shù)值表示法
2.5.2 補碼系統(tǒng)
2.5.3 基數(shù)補碼表示法
2.5.4 二進制補碼表示法
2.5.5 減1基補碼表示法
2.5.6 反碼表示法
2.5.7 余碼表示法
2.6 二進制補碼的加法和減法
2.6.1 加法法則
2.6.2 圖形表示
2.6.3 溢出
2.6.4 減法法則
2.6.5 二進制補碼和無符號二進制數(shù)
2.7 反碼的加法和減法
2.8 二進制乘法
2.9 二進制除法
2.10 十進制數(shù)的二進制編碼
2.11 格雷碼
2.12 字符編碼
2.13 行為、條件和狀態(tài)的編碼
2.14 n立方和距離
2.15 檢錯碼和糾錯碼
2.15.1 檢錯碼
2.15.2 糾錯碼和多重檢錯碼
2.15.3 漢明碼
2.15.4 CRC碼
2.15.5 二維碼
2.15.6 校驗和碼
2.15.7 n中取m碼
2.16用于串行數(shù)據(jù)傳輸和存儲的編碼
2.16.1 并行和串行數(shù)據(jù)
2.16.2 串行線路編碼
參考文獻
練習題
習題
3 數(shù)字電路
3.1 邏輯信號和門
3.2 邏輯系列
3.3 CMOS邏輯
3.3.1 CMOS邏輯電平
3.3.2 MOS晶體管
3.3.3 基本CMOS反相器電路
3.3.4.CMOS與非門和或非門
3.3.5 扇入
3.3.6 非反相門
3.3.7 CMOS與或非門和或與非門
3.4 CMOS電路的電氣特性
3.4.1 概述
3.4.2 數(shù)據(jù)手冊和規(guī)格
3.5 CMOS的靜態(tài)電氣特性
3.5.1 邏輯電平和噪聲容限
3.5.2 帶有電阻負載時的電路特性
3.5.3 非理想輸入時的電路特性
3.5.4 扇出
3.5.5 負載效應
3.5.6 無用輸入
3.5.7 CMOS器件的失效
3.6 CMOS的動態(tài)電氣特性
3.6.1 轉(zhuǎn)換時間
3.6.2 傳輸延遲
3.6.3 功耗
3.6.4 電流尖峰和去耦電容
3.6.5 感應效應
3.6.6 同步轉(zhuǎn)換和接地反彈
3.7 其他CMOS輸入輸出結(jié)構(gòu)
3.7.1 傳輸門
3.7.2 施密特觸發(fā)輸入
3.7.3 三態(tài)輸出
3.7.4 漏極開路輸出
3.7.5 驅(qū)動LED
3.7.6 多源總線
3.7.7 線連邏輯
3.7.8 上拉電阻
3.8 CMOS邏輯系列
3.8.1 HC和：HCT
3.8.2 AHC和.AHCT
3.8.3 HC、HCT、AHC和AHCT的電氣特性
3.8.4 AC和ACT
3.8.5 FCT和FCT_T
3.8.6 FCT_T的電氣特性
3.9 低壓CMOS邏輯和接口
3.9.1 3.3 VLTVTL和LVCMOS邏輯
3.9.2 5v容許輸入
3.9.3 5v容許輸出
3.9.4 TTL／IVTL接口小結(jié)
3.9.5 低于3.3 V的邏輯電平
3.10 雙極邏輯
3.10.1 二極管邏輯
3.10.2 雙極晶體管
3.10.3 晶體管一晶體管邏輯
3.10.4 1TTL邏輯電平和噪聲容限
3.10.5 TTL扇出
3.10.6 TTL邏輯系列
3.10.7 一個TTL數(shù)據(jù)手冊
3.10.8 CMOS／TTL接口
3.10.9 發(fā)射極耦合邏輯
參考文獻
練習題
習題
4 組合邏輯的設計原理
4.1 開關代數(shù)
4.1.1 公理
4.1.2 單變量定理
4.1.3 二變量定理和三變量定理
4.1.4 n變量定理
4.1.5 對偶性
4.1.6 邏輯函數(shù)的標準表示
4.2 組合電路分析
4.3 組合電路綜合
4.3.1 電路描述和設計
……
5 硬件描述語言
6 組合邏輯的設計實踐
7 時序邏輯設計原理
8 時序邏輯設計實踐
9 存儲器、CPID和FPGA