直接數(shù)字頻率合成

序言
第1章 直接數(shù)字頻率合成原理
　1.1 DDS的基本概念
　1.2 相位累加器
　1.3 正弦查表
　1.4 D/A變換器
　　1.4.1 數(shù)字編碼
　　1.4.2 輸出波形
　1.5 具有調(diào)制能力的DDS系統(tǒng)
　1.6 逼近頻率合成
第2章 DDS中的相位和雜散噪聲
　2.1 引言
　2.2 矩形波輸出
　　2.2.1 擬周期脈沖刪除
　　2.2.2 基于修正的恩格爾級數(shù)展開的系統(tǒng)
　　2.2.3 基于連分式展開的系統(tǒng)
　　2.2.4 基于展開組合的系統(tǒng)
　　2.2.5 雜散信號
　2.3 正弦波輸出
　　2.3.1 量化輸出正弦波的傅里葉分析
　　2.3.2 相位截斷正弦波的頻譜分析
　　2.3.3 正弦字的截斷
　　2.3.4 背景雜散信號電平的估計
　　2.3.5 W和S之間的關系
　2.4 D/A變換器的噪聲分析
　　2.4.1 量化引起的信噪比
　　2.4.2 D/A變換器引起的非線性雜散信號
　　2.4.3 突發(fā)性尖脈沖
　2.5 脈沖速率頻率合成器的頻譜
第3章 DDS中相位噪聲和雜散信號的降低
　3.1 DDS的噪聲特性
　　3.1.1 不同電路的噪聲特性
　　3.1.2 DDS的相位噪聲
　3.2 DDS中接近載波的噪聲
　　3.2.1 DDS輸出噪聲的計算
　　3.2.2 接近載波噪聲的理論基礎
　　3.2.3 雜散頻譜的估計
　　3.2.4 實驗結(jié)果及討論
　3.3 輸出濾波器
　3.4 改進DDS電路的設計
　　3.4.1 降低ROM的容量
　　3.4.2 降低突發(fā)性尖脈沖的方法
　3.5 DDS頻譜性能的改進
　3.6 DDS與PLL的組合
　　3.6.1 DDS與PLL組合合成器
　　3.6.2 十進制DDS的設計
第4章 分數(shù)-N頻率合成器原理
　4.1 FNPLL環(huán)路
　　4.1.1 FNPLL環(huán)路的組成
　　4.1.2 FNPLL環(huán)路的工作原理
　4.2 FNPLL環(huán)路簡化頻率合成
　4.3 使用FNPLL環(huán)路的頻率合成器
　4.4 DDS控制吞脈沖分數(shù)-N頻率合成原理
　4.5 DDS控制吞脈沖分數(shù)-N環(huán)路的雜散相位調(diào)制
　4.6 雙模式分頻器
　4.7 多級調(diào)制分數(shù)分頻器
　　4.7.1 分數(shù)分頻的新方法
　　4.7.2 具有∑-△結(jié)構(gòu)的分數(shù)-N頻率合成中的雜散信號
　　4.7.3 分數(shù)分頻器的實現(xiàn)
第5章 低噪聲微波頻率合成器的設計原理
　5.1 微波環(huán)路的基本框圖
　5.2 微波環(huán)路中的加性噪聲
　5.3 用環(huán)路濾波器改善輸出噪聲
　5.4 微波頻率合成舉例
　　5.4.1 超低噪聲微波頻率合成器
　　5.4.2 雷達和通信系統(tǒng)中的低噪聲頻率合成器
第6章 新的DDS結(jié)構(gòu)
　6.1 混合DDS
　　6.1.1 混合DDS結(jié)構(gòu)
　　6.1.2 800MHz混合DDS
　6.2 DDS后接重復分頻和混頻器
　　6.2.1 總的要求
　　6.2.2 5100結(jié)構(gòu)作為偏移合成器
　　6.2.3 混頻和分頻鏈的前后端
　6.3 綜合技術結(jié)構(gòu)
　6.4 IIR濾波方法
　　6.4.1 IIR諧振器
　　6.4.2 用TMS320C30產(chǎn)生正弦波
　6.5 復位方法
　　6.5.1 無穩(wěn)定性控制的IIR濾波器
　　6.5.2 有穩(wěn)定性控制的IIR濾波器
　　6.5.3 有穩(wěn)定性控制和小□值的IIR濾波器
　　6.5.4 DCSW方法
　　6.5.5 IIR-ALT方法
　6.6 實現(xiàn)與試驗結(jié)果
　　6.6.1 數(shù)值輸出
　　6.6.2 模擬輸出
附錄
　附錄A：拉普拉斯變換
　附錄B：z變換
　附錄C：DDS輸出的傅里葉變換
　附錄D：正交調(diào)制器相位誤差的數(shù)字相位預矯正
參考文獻