微型計算機原理與接口技術

前言
第1章 微型計算機基礎 1
1.1 概述 2
1.1.1 計算機的發(fā)展 2
1.1.2 微型計算機的發(fā)展 3
1.1.3 微處理器的主要特點 4
1.1.4 微型計算機的指標 5
1.2 微型計算機系統(tǒng) 6
1.2.1 微型計算機 6
1.2.2 微型計算機系統(tǒng) 7
1.3 計算機中的數(shù)制及其轉換 8
1.3.1 數(shù)與數(shù)制 8
1.3.2 不同數(shù)制之間的轉換 8
1.4 計算機中數(shù)與字符的編碼 12
1.4.1 數(shù)值數(shù)據(jù)的編碼及其運算 12
1.4.2 十進制數(shù)的二進制編碼（BCD碼） 15
1.5 非數(shù)值數(shù)據(jù)的二進制編碼 16
習題與思考題 18
第2章 Intel 8086/8088微處理器 19
2.1 8086/8088微處理器的結構 20
2.1.1 8086/8088的功能結構 20
2.1.2 8086/8088的內部寄存器 22
2.2 8086/8088的引腳信號及工作模式 24
2.2.1 8086 CPU的引腳及其功能 24
2.2.2 8088 CPU和8086 CPU的區(qū)別 28
2.2.3 8086/8088 CPU最大模式引腳 28
2.3 8086/8088 CPU工作模式及其系統(tǒng)結構 30
2.3.1 最小工作模式及其系統(tǒng)結構 30
2.3.2 最大模式和系統(tǒng)組成 32
2.4 8086的程序訪問結構 34
2.4.1 8086的存儲器組織及其尋址 34
2.4.2 8086系統(tǒng)中的堆棧 37
2.5 時鐘周期、總線周期和指令周期 37
2.5.1 總線操作與時序 38
2.5.2 系統(tǒng)的復位操作 39
2.5.3 8086 CPU最小模式下的總線時序 39
2.5.4 最大模式時序與最小模式時序的區(qū)別 42
習題與思考題 44
第3章 高檔微處理器 45
3.1 概述 46
3.2 80286 CPU簡介 46
3.3 80386微處理器 48
3.3.1 80386的特點 48
3.3.2 80386的邏輯部件 48
3.3.3 80386內部寄存器 50
3.3.4 80386存儲器管理 55
3.4 80486微處理器簡介 59
3.5 Pentium系列微處理器 61
3.5.1 Pentium處理器的特點 61
3.5.2 Pentium的工作原理 61
3.5.3 Pentium寄存器組 64
3.5.4 Pentium中斷管理 66
3.6 安騰處理器 68
習題與思考題 70
第4章 8086/8088 CPU指令系統(tǒng) 71
4.1 操作數(shù)的尋址方式 72
4.1.1 8086 CPU指令格式 72
4.1.2 8086 CPU操作數(shù)類型 72
4.1.3 8086/8088 CPU的指令格式 72
4.1.4 操作數(shù)的尋址方式 74
4.2 指令系統(tǒng) 79
4.2.1 數(shù)據(jù)傳送指令 80
4.2.2 算術運算類指令 85
4.2.3 邏輯運算和移位指令 91
4.2.4 串操作指令 93
4.2.5 程序控制指令 96
4.2.6 處理器控制指令 99
習題與思考題 100
第5章 匯編語言程序設計 102
5.1 匯編語言程序格式 103
5.1.1 程序結構 103
5.1.2 匯編語言語句格式 104
5.1.3 匯編語言數(shù)據(jù)表示 105
5.2 常用偽指令 107
5.3 匯編程序的編寫 110
5.3.1 段寄存器的填裝 110
5.3.2 匯編語言程序的編寫過程 112
5.4 DOS功能調用 112
5.5 匯編程序設計 115
5.5.1 順序程序設計 115
5.5.2 分支程序設計 117
5.5.3 循環(huán)程序設計 121
5.5.4 子程序結構形式與操作 127
習題與思考題 132
第6章 存儲系統(tǒng)及半導體存儲器 133
6.1 存儲系統(tǒng)與半導體存儲器的分類 134
6.1.1 存儲系統(tǒng) 134
6.1.2 半導體存儲器的分類及特點 134
6.2 存儲器層次結構及譯碼電路 137
6.2.1 存儲器層次結構 137
6.2.2 存儲器譯碼方式 138
6.3 隨機存儲器 141
6.3.1 靜態(tài)存儲器 141
6.3.2 動態(tài)讀寫存儲器 143
6.4 只讀存儲器 148
6.4.1 掩膜ROM 148
6.4.2 可擦編程只讀存儲器 149
6.4.3 電可擦只讀存儲器 151
6.4.4 Flash存儲器 153
6.5 CPU與存儲器的連接 154
6.5.1 連接時應注意的問題 154
6.5.2 存儲器的譯碼方法 155
6.5.3 存儲器與CPU的連接 157
6.5.4 典型CPU與存儲器的連接 160
6.6 高速緩存Cache及其工作原理 164
6.6.1 Cache的工作原理 164
6.6.2 Cache的組織方式 165
6.6.3 Cache的數(shù)據(jù)更新方法 167
習題與思考題 168
第7章 微型計算機接口技術概述 169
7.1 概述 170
7.2 CPU與外設之間的數(shù)據(jù)傳送方式 173
7.2.1 程序控制方式 173
7.2.2 中斷控制方式 175
7.2.3 DMA控制方式 177
7.2.4 I/O處理機方式 178
7.3 微型計算機I/O接口設計 180
7.3.1 I/O接口的硬件設計 180
7.3.2 I/O接口地址譯碼電路設計 182
7.3.3 I/O接口的編程控制 186
7.4 DMA控制器 187
7.4.1 DMA控制器8237A的功能 187
7.4.2 8237A的內部結構與引腳信號 188
7.4.3 8237A的操作周期時序 191
7.4.4 8237A的工作模式與操作類型 194
7.4.5 8237A的內部寄存器和編程 196
習題與思考題 202
第8章 中斷系統(tǒng)與中斷控制器8259A 203
8.1 中斷概述 204
8.2 中斷處理過程 205
8.2.1 CPU響應中斷的條件 205
8.2.2 中斷的處理過程 206
8.3 多級中斷管理 207
8.4 PC/XT（8088/8086 CPU）的中斷系統(tǒng) 210
8.4.1 PC/XT中斷類型 210
8.4.2 PC/XT的中斷向量表 212
8.5 8259A可編程中斷控制器 215
8.5.1 8259A的內部結構與引腳信號 215
8.5.2 8259A的工作方式 218
8.5.3 8259A編程 221
習題與思考題 228
第9章 并行通信與串行通信 229
9.1 概述 230
9.1.1 并行通信 230
9.1.2 串行通信 231
9.2 可編程并行接口芯片8255A 237
9.2.1 8255A的內部結構 237
9.2.2 8255A引腳功能 238
9.2.3 8255A的工作方式 239
9.2.4 8255A的編程 243
9.3 串行通信接口芯片8251A 248
9.3.1 8251A的基本性能 248
9.3.2 8251A的內部結構 249
9.3.3 8251A的引腳信號 250
9.3.4 8251A的編程 252
9.3.5 8251A應用舉例 255
習題與思考題 259
第10章 可編程定時/計數(shù)控制器 261
10.1 定時/計數(shù)的基本概念 262
10.2 可編程定時/計數(shù)器Intel 8253 263
10.2.1 Intel 8253的內部結構 263
10.2.2 8253的外部引腳 264
10.2.3 8253的控制字 265
10.2.4 8253的工作方式 266
10.2.5 8253的應用舉例 273
10.3 8254簡介 276
習題與思考題 277
第11章 數(shù)/模和模/數(shù)轉換接口 278
11.1 概述 279
11.2 數(shù)/模轉換器 280
11.2.1 D/A轉換器的工作原理 280
11.2.2 D/A轉換器的主要技術指標 282
11.2.3 典型D/A轉換器芯片 283
11.2.4 D/A轉換器與微處理器的接口 286
11.3 模/數(shù)轉換器 291
11.3.1 A/D轉換器的工作原理 291
11.3.2 A/D轉換器的主要技術性能 294
11.3.3 典型A/D轉換器芯片 295
11.3.4 A/D轉換器與CPU的接口 300
習題與思考題 304
第12章 系統(tǒng)總線 306
12.1 概述 307
12.2 PC總線 308
12.2.1 PC/XT總線 308
12.2.2 PC/AT總線 311
12.3 EISA總線 313
12.4 VL和PCI局部總線 314
12.4.1 VL-Bus總線 314
12.4.2 PCI總線 315
12.5 AGP總線 319
12.6 通用串行總線USB 321
12.7 其他串行總線 325
12.7.1 FireWire串行總線簡介 325
12.7.2 RS-232C總線 327
習題與思考題 331
附錄1 DOS系統(tǒng)功能調用 332
附錄2 BIOS中斷調用 337
參考文獻 340