Xilinx ISE 9.X FPGA/CPLD設(shè)計(jì)指南

第1章　FPGA設(shè)計(jì)簡(jiǎn)介　1
1.1　FPGA結(jié)構(gòu)簡(jiǎn)介　2
1.1.1　總體結(jié)構(gòu)　2
1.1.2　可配置邏輯塊CLB　3
1.1.3　輸入輸出模塊(Input/Output Block)　6
1.1.4　塊RAM(BlockRAM)　9
1.2　最新FPGA產(chǎn)品──Virtex-5　10
1.2.1　Virtex-5的特點(diǎn)　10
1.2.2　Virtex-5 LX/LXT平臺(tái)簡(jiǎn)介　12
1.2.3　Virtex-5核心技術(shù)　15
1.3　Virtex-5應(yīng)用簡(jiǎn)介　18
1.3.1　使用Virtex-5解決設(shè)計(jì)難題　18
1.3.2　有線應(yīng)用　21
1.3.3　無(wú)線通信　22
1.3.4　廣播解決方案　23
1.3.5　PCI Express設(shè)計(jì)　24
1.4　實(shí)踐──探索FPGA內(nèi)部結(jié)構(gòu)　25
1.4.1　瀏覽總體資源　25
1.4.2　探索資源細(xì)節(jié)　27
1.5　FPGA核心設(shè)計(jì)流程　30
1.6　FPGA設(shè)計(jì)工具簡(jiǎn)介　32
1.6.1　Xilinx FPGA設(shè)計(jì)必備工具──ISE　32
1.6.2　Xilinx FPGA設(shè)計(jì)可選工具　35
1.6.3　嵌入式開(kāi)發(fā)套件──EDK　36
1.6.4　Xilinx FPGA的DSP設(shè)計(jì)工具　36
1.6.5　最常用的FPGA仿真工具──ModelSim　37
1.7　實(shí)踐──運(yùn)行第一個(gè)ISE實(shí)例　39
1.8　Xilinx FPGA設(shè)計(jì)資源　44
1.8.1　Virtex-5相關(guān)文檔　44
1.8.2　ISE文檔　45
1.8.3　應(yīng)用指南　48
1.9　小結(jié)　48
1.10　問(wèn)題與思考　49
第2章　ISE集成開(kāi)發(fā)環(huán)境示例　51
2.1　示例背景　51
2.2　新建工程　52
2.3　新建源代碼　55
2.3.1　新建Verilog源代碼　55
2.3.2　新建VHDL源代碼　60
2.4　設(shè)計(jì)仿真　63
2.5　完成設(shè)計(jì)　68
2.6　時(shí)序約束　70
2.7　設(shè)計(jì)實(shí)現(xiàn)以及驗(yàn)證時(shí)序約束　73
2.8　位置約束以及重新實(shí)現(xiàn)　74
2.9　配置FPGA　76
2.10　使用Core Generator實(shí)現(xiàn)設(shè)計(jì)　81
2.11　小結(jié)　86
2.12　問(wèn)題與思考　86
第3章　仿真工具　87
3.1　ModelSim的用戶(hù)接口　89
3.1.1　行為仿真　92
3.1.2　時(shí)序仿真　95
3.2　ModelSim仿真窗口綜述　97
3.2.1　主窗口　97
3.2.2　數(shù)據(jù)流窗口　98
3.2.3　列表窗口　100
3.2.4　存儲(chǔ)器窗口　102
3.2.5　進(jìn)程窗口　102
3.2.6　對(duì)象窗口　103
3.2.7　源文件窗口　103
3.2.8　實(shí)例化窗口　104
3.2.9　波形窗口　104
3.3　仿真環(huán)境的建立　106
3.3.1　各仿真切入點(diǎn)需要的庫(kù)文件　106
3.3.2　仿真庫(kù)的命名　107
3.3.3　仿真庫(kù)文件說(shuō)明　107
3.3.4　庫(kù)文件編譯　108
3.4　一個(gè)簡(jiǎn)單的仿真示例　113
3.4.1　在ModelSim環(huán)境下進(jìn)行仿真　113
3.4.2　在ISE集成環(huán)境中進(jìn)行仿真　121
3.5　ModelSim中的調(diào)試方法　123
3.5.1　源文件窗口調(diào)試　124
3.5.2　波形窗口調(diào)試　126
3.5.3　數(shù)據(jù)流窗口調(diào)試　129
3.5.4　存儲(chǔ)器窗口調(diào)試　133
3.5.5　局部變量窗口調(diào)試　136
3.5.6　列表窗口調(diào)試　139
3.6　ModelSim的其他常用操作　141
3.6.1　自動(dòng)仿真　141
3.6.2　WLF文件　143
3.6.3　波形比較　146
3.6.4　SDF文件　150
3.6.5　VCD文件　151
3.7　ISim的示例演示　154
3.8　小結(jié)　154
3.9　問(wèn)題與思考　155
第4章　邏輯綜合以及Xplorer　157
4.1　XST綜述　157
4.1.1　XST綜合屬性設(shè)置　158
4.2　Xplorer　169
4.2.1　Xplorer概述　169
4.2.2　Xplorer的工作模式　170
4.3　小結(jié)　172
4.4　問(wèn)題與思考　172
第5章　約束　173
5.1　概述　173
5.2　時(shí)序約束　175
5.2.1　周期約束(PERIOD約束)　175
5.2.2　偏移約束(OFFSET約束)　178
5.2.3　專(zhuān)門(mén)約束　181
5.3　分組約束　184
5.3.1　TNM約束　184
5.3.2　TNM_NET約束　187
5.3.3　TIMEGRP約束　187
5.3.4　TPTHRU約束　188
5.3.5　TPSYNC約束　188
5.4　約束編輯器──Constraints Editor　189
5.4.1　Constraints Editor的用戶(hù)界面　189
5.4.2　附加全局約束　190
5.4.3　附加端口約束　192
5.4.4　附加分組約束和時(shí)序約束　193
5.4.5　附加專(zhuān)用約束　197
5.5　引腳與區(qū)域約束編輯器──PACE　198
5.5.1　PACE的用戶(hù)界面　199
5.5.2　附加區(qū)域約束　202
5.5.3　附加I/O引腳約束　203
5.6　約束文件　204
5.6.1　約束文件的概念　204
5.6.2　UCF、NCF文件的基本語(yǔ)法規(guī)則　205
5.7　小結(jié)　207
5.8　問(wèn)題與思考　207
第6章　配置和運(yùn)行FPGA設(shè)計(jì)　209
6.1　概述　209
6.2　FPGA配置簡(jiǎn)介　210
6.2.1　FPGA的配置模式　210
6.2.2　FPGA的配置流程　212
6.2.3　FPGA配置電路簡(jiǎn)介　214
6.3　配置文件的種類(lèi)　218
6.4　iMPACT的使用　220
6.4.1　iMPACT的用戶(hù)界面　220
6.4.2　用iMPACT下載配置文件　223
6.5　System ACE配置方案簡(jiǎn)介　230
6.6　小結(jié)　232
6.7　問(wèn)題與思考　233
第7章　在線邏輯分析儀ChipScope Pro　235
7.1　概述　235
7.2　ChipScope Pro簡(jiǎn)介　237
7.3　ChipScope Pro的使用流程　239
7.4　ChipScope Pro Core Inserter 應(yīng)用實(shí)例　241
7.5　ChipScope Pro Analyzer　247
7.6　ChipScope Pro Serial IO Toolkit　252
7.6.1　RocketIO Multi-Gigabit簡(jiǎn)介　253
7.6.2　使用ChipScope Pro Serial IO Toolkit　254
7.7　小結(jié)　257
7.8　問(wèn)題與思考　257
第8章　其他ISE集成工具　259
8.1　布局規(guī)劃器──Floorplanner　259
8.1.1　布局規(guī)劃器的用戶(hù)界面　259
8.1.2　布局規(guī)劃器的特點(diǎn)及作用　261
8.1.3　布局規(guī)劃設(shè)計(jì)流程　262
8.1.4　設(shè)計(jì)示例　264
8.2　FPGA底層編輯器──FPGA Editor　270
8.2.1　FPGA底層編輯器的用戶(hù)接口　270
8.2.2　FPGA底層編輯器的作用　271
8.2.3　FPGA底層編輯器輸入輸出文件　273
8.2.4　FPGA底層編輯器的工作流程　273
8.2.5　使用FPGA底層編輯器的預(yù)備知識(shí)　273
8.2.6　設(shè)計(jì)示例　276
8.3　功耗評(píng)估工具XPower　281
8.3.1　XPower綜述　281
8.3.2　XPower的用戶(hù)界面　282
8.3.3　用XPower分析功耗　284
8.4　時(shí)序分析器──Timing Analyzer　287
8.4.1　時(shí)序分析器的用戶(hù)界面　288
8.4.2　時(shí)序分析中需要主要的問(wèn)題　289
8.4.3　時(shí)序分析在設(shè)計(jì)流程中的位置　290
8.4.4　時(shí)序分析器中的基本時(shí)序路徑　291
8.4.5　時(shí)序分析器的使用方法　298
8.5　小結(jié)　301
8.6　問(wèn)題與思考　302
第9章　基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)　303
9.1　PicoBlaze嵌入式系統(tǒng)示例　303
9.1.1　PicoBalze嵌入式演示系統(tǒng)描述　303
9.1.2　PicoBlaze演示系統(tǒng)各模塊說(shuō)明　304
9.1.3　PicoBlaze匯編語(yǔ)言與KCPSM3編譯器　309
9.1.4　KCPSM3語(yǔ)法基本結(jié)構(gòu)　311
9.1.5　示例程序說(shuō)明　311
9.1.6　系統(tǒng)集成　315
9.2　MicroBlaze嵌入式系統(tǒng)示例　315
9.2.1　EDK工具介紹　316
9.2.2　MicroBlaze嵌入式系統(tǒng)示例描述　316
9.2.3　嵌入式系統(tǒng)示例程序各模塊介紹　316
9.2.4　建立工程　317
9.2.5　向工程添加IP核　321
9.2.6　導(dǎo)入定制IP　324
9.2.7　MHS和MSS文件　328
9.2.8　綜合,生成下載BIT文件　330
9.2.9　建立應(yīng)用程序　332
9.2.10　編譯應(yīng)用軟件并直接初始化到內(nèi)存中　333
9.2.11　演示程序函數(shù)　334
9.3　參考資料與網(wǎng)上資源　336
9.4　小結(jié)　337
9.5　問(wèn)題與思考　337
第10章　ISE實(shí)戰(zhàn)──I2C接口設(shè)計(jì)　339
10.1　I2C總線簡(jiǎn)介　339
10.1.1　I2C總線上的數(shù)據(jù)傳輸　341
10.1.2　I2C總線尋址　343
10.1.3　時(shí)鐘同步與仲裁　344
10.1.4　I2C協(xié)議的擴(kuò)展　346
10.2　I2C總線應(yīng)用實(shí)例──AT24C系列EEPROM　346
10.2.1　AT24C02概述　346
10.2.2　寫(xiě)操作　347
10.2.3　讀操作　348
10.2.4　AT24C在IC卡中的應(yīng)用簡(jiǎn)介　349
10.3　I2C總線控制器設(shè)計(jì)詳解　349
10.3.1　I2C總線控制器總體描述　350
10.3.2　μC接口設(shè)計(jì)　351
10.3.3　I2C接口設(shè)計(jì)　357
10.3.4　混合仿真驗(yàn)證　368
10.3.5　上板調(diào)試　376
10.4　小結(jié)　376
10.5　問(wèn)題與思考　376