PCI、PCI-X和PCI Express的原理及體系結(jié)構(gòu)

第1章　PCI及PCI－X架構(gòu)綜述
　1.1　PCI架構(gòu)綜述
　　1.1.1　基于PCI總線的結(jié)構(gòu)
　　1.1.2　PCI總線信號的定義和功能
　　1.1.3　PCI總線的事務類型
　　1.1.4　系統(tǒng)地址空間及PCI地址空間映射
　　1.1.5　PCI總線主要的總線操作
　　1.1.6　改進的PCI總線系統(tǒng)
　　1.1.7　PCI總線結(jié)構(gòu)的局限性
　1.2　PCI－X架構(gòu)簡述
　　1.2.1　寄存器－寄存器的信號傳送協(xié)議
　　1.2.2　PCI－X提高總線效率的改進措施
　　1.2.3　PCI－X支持消息通知中斷MSI
　　1.2.4　PCI－X 1.0總線平臺例
第2章　PCI Express架構(gòu)概覽
　2.1　PCI Express的拓撲結(jié)構(gòu)
　　2.1.1　PCI Express結(jié)構(gòu)的基本元素
　　2.1.2　PCI Express系統(tǒng)示例
　　2.1.3　系統(tǒng)拓撲結(jié)構(gòu)示例
　2.2　PCI Express事務介紹
　　2.2.1　PCI Express事務協(xié)議簡述
　　2.2.2　PCI Express事務舉例
　2.3　PCI Express設備的層次
　　2.3.1　設備層及相應的包
　　2.3.2　PCI Express設備各層的關(guān)鍵功能
第3章　事務層包和事務路由
　3.1　事務層包TLP
　　3.1.1　TLP的組裝與拆解
　　3.1.2　TLP結(jié)構(gòu)
　　3.1.3　請求事務和完成事務的TLP
　3.2　地址空間和事務路由
　　3.2.1　事務層包的路由基礎(chǔ)
　　3.2.2　與路由有關(guān)的即插即用配置
　　3.2.3　事務層包的路由機制
第4章　數(shù)據(jù)鏈路層包和ACK/NAK鏈路傳輸協(xié)議
　　4.1　數(shù)據(jù)鏈路層包DLLP
　　4.1.1　DLLP的組裝與拆解
　　4.1.2　DLLP的類型和結(jié)構(gòu)
　　4.1.3　DLLP的包格式
　4.2　ACK/NAK鏈路傳輸協(xié)議
　　4.2.1　ACK/NAK協(xié)議概覽
　　4.2.2　發(fā)送方ACK/NAK協(xié)議
　　4.2.3　接收方ACK/NAK協(xié)議
　　4.2.4　包的處理優(yōu)先序
　　4.2.5　關(guān)于ACK/NAK協(xié)議可靠傳遞TLP的例證
　4.3　交換開關(guān)的直通模式
　　4.3.1　交換開關(guān)對直通模式的需求
　　4.3.2　交換開關(guān)的直通模式
第5章　傳輸類別、虛通道和仲裁
　5.1　服務質(zhì)量的概念
　5.2　傳輸類別和虛通道
　　5.2.1　VC配置寄存器的結(jié)構(gòu)
　　5.2.2　VC分配和TC映射
　5.3　仲裁
　　5.3.1　虛通道仲裁
　　5.3.2　端口仲裁
　　5.3.3　非交換開關(guān)的端口仲裁和VC仲裁
第6章　流控制協(xié)議
　6.1　流控制概念
　6.2　流控制機構(gòu)的組成
　　6.2.1　流控制緩沖器
　　6.2.2　流控制包
　　6.2.3　流控制機構(gòu)的元素及其作用
　6.3　流控制機構(gòu)的操作示例
　　6.3.1　初始化之后的流控制
　　6.3.2　流控制緩沖器填滿
　　6.3.3　流控制信用量循環(huán)指針的翻轉(zhuǎn)
　　6.3.4　FC緩沖器溢出錯誤檢查
　6.4　流控制信用量的通報數(shù)量
　　6.4.1　不限定的流控制信用量的通報
　　6.4.2　通報信用量的最少數(shù)量要求
　6.5　流控制初始化和流控制更新
　　6.5.1　流控制初始化的過程與步驟
　　6.5.2　流控制初始化之后的流控制更新
第7章　事務排序
　7.1　基本的排序規(guī)則
　　7.1.1　生產(chǎn)者/消費者模型
　　7.1.2　PCI Express的基本排序規(guī)則
　7.2　寬松排序
　　7.2.1　RO對存儲器寫和消息事務的影響
　　7.2.2　RO對存儲器讀事務的影響
　　7.2.3　基于強排序和RO屬性的基本排序規(guī)則
　7.3　強排序規(guī)則的修正
　　7.3.1　強排序引起的事務阻塞
　　7.3.2　弱排序修正方案
　7.4　支持PCI總線和避免死鎖
第8章　中斷
　8.1　消息信號中斷
　　8.1.1　MSI能力寄存器組及其配置步驟
　　8.1.2　MSI中斷請求的生成
　　8.1.3　使用MSI中斷的注意事項
　8.2　虛擬INTx信號中斷
　　8.2.1　PCI的中斷提交方法
　　8.2.2　虛擬INTx#信號發(fā)送
　　8.2.3　INTx消息傳遞相關(guān)的規(guī)則
第9章　物理層
　9.1　邏輯物理層的發(fā)送邏輯
　　9.1.1　多路控制邏輯
　　9.1.2　字節(jié)剝解
　　9.1.3　亂序器
　　9.1.4　8/10b編碼
　　9.1.5　發(fā)送邏輯的其他有關(guān)事項
　9.2　邏輯物理層的接收邏輯
　　9.2.1　Rx時鐘還原與串/并轉(zhuǎn)換
　　9.2.2　符號鎖定
　　9.2.3　去除通路間的時差
　　9.2.4　接收器時鐘補償邏輯
　　9.2.5　8/10b譯碼器
　　9.2.6　除亂序器
　　9.2.7　解除字節(jié)剝解邏輯和過濾器
　　9.2.8　物理層錯誤處理
　9.3　電氣物理層
　　9.3.1　差分驅(qū)動器和差分接收器
　　9.3.2　高速電氣信號傳送的一些要求
　　9.3.3　探測接收器
　　9.3.4　電氣閑
　　9.3.5　減重（預加重）
　　9.3.6　發(fā)送器驅(qū)動器的特性
　　9.3.7　輸入接收器的特性
　　9.3.8　各電源狀態(tài)下的電氣物理層狀態(tài)
第10章　系統(tǒng)復位
　10.1　兩類系統(tǒng)復位
　　10.1.1　基本復位
　　10.1.2　帶內(nèi)復位
　10.2　復位退出
　10.3　將鏈路從L2低功耗狀態(tài)喚醒
第11章　鏈路訓練和初始化
　11.1　鏈路訓練和初始化的內(nèi)容
　11.2　鏈路訓練和初始化期間所使用的有序集
　　11.2.1　TS1和TS2有序集
　　11.2.2　其余有序集
　11.3　鏈路訓練和狀態(tài)機
　　11.3.1　Detect狀態(tài)
　　11.3.2　Polling狀態(tài)
　　11.3.3　Configuration狀態(tài)
　　11.3.4　L0狀態(tài)
　　11.3.5　L0s狀態(tài)
　　11.3.6　L1狀態(tài)
　　11.3.7　L2狀態(tài)
　　11.3.8　Recovery狀態(tài)
　　11.3.9　Hot Reset狀態(tài)
　　11.3.10　Disable狀態(tài)
　　11.3.11　Loopback狀態(tài)
　11.4　LTSSM有關(guān)的配置寄存器
　　11.4.1　鏈路能力寄存器
　　11.4.2　鏈路狀態(tài)寄存器
　　11.4.3　鏈路控制寄存器
第12章　電源管理
　12.1　電源管理配置軟件的基礎(chǔ)
　　12.1.1　PCI PM基礎(chǔ)
　　12.1.2　電源管理狀態(tài)的定義及設備運行環(huán)境信息的定義
　　12.1.3　PCI Express電源管理與ACPI
　12.2　功能的電源管理
　　12.2.1　設備的PM狀態(tài)
　　12.2.2　PM能力寄存器組
　12.3　鏈路的活躍狀態(tài)電源管理
　　12.3.1　活躍狀態(tài)電源管理概述
　　12.3.2　L0s狀態(tài)
　　12.3.3　L1 ASPM狀態(tài)
　　12.3.4　ASPM退出等待時間
　12.4　軟件發(fā)起的鏈路電源管理
　　12.4.1　D1/D2/D3Hot和L1狀態(tài)
　　12.4.2　L2/L3 Ready狀態(tài)
　12.5　鏈路喚醒協(xié)議和PME的產(chǎn)生
　　12.5.1　PME消息及相關(guān)事宜
　　12.5.2　喚醒非通信鏈路
　　12.5.3　輔助電源
第13章　熱插拔
　13.1　PCI Express的熱插拔環(huán)境與硬軟件組成要素
　　13.1.1　PCI和PCI Express熱插拔之間的不同
　　13.1.2　熱插拔所涉及的軟件
　　13.1.3　熱插拔所涉及的硬件
　13.2　卡拔出和插入的過程
　　13.2.1　On和Off狀態(tài)
　　13.2.2　卡拔出步驟
　　13.2.3　卡插入過程
　13.3　標準化的使用模型
　　13.3.1　標準用戶接口
　　　13.3.2　標準的熱插拔控制信號接口
　13.4　熱插拔控制器編程接口
　　13.4.1　插槽能力寄存器
　　13.4.2　插槽控制寄存器
　　13.4.3　插槽狀態(tài)寄存器
　　13.4.4　卡插槽與服務器IO模塊
　13.5　插槽號
　13.6　熱插拔原語
第14章　錯誤檢測和處理
　14.1　PCI Express錯誤管理概述
　　14.1.1　PCI Express錯誤檢測范圍
　　14.1.2　錯誤報告渠道
　　14.1.3　錯誤分類
　14.2　PCI Express的錯誤源
　　14.2.1　ECRC的產(chǎn)生和檢查
　　14.2.2　數(shù)據(jù)中毒
　　14.2.3　TC到VC的映射錯誤
　　14.2.4　鏈路流控制有關(guān)的錯誤
　　14.2.5　畸形事務層包
　　14.2.6　分割事務錯誤
　14.3　錯誤分類及錯誤報告方法
　　14.3.1　錯誤分類
　　14.3.2　錯誤報告方法
　14.4　基本的錯誤檢測和處理
　　14.4.1　PCI兼容的錯誤報告機制
　　14.4.2　PCI Express的錯誤報告機制
　14.5　高級的錯誤報告機制
　　14.5.1　ECRC的產(chǎn)生和檢查
　　14.5.2　高級可糾正錯誤的處理
　　14.5.3　高級不可糾正錯誤的處理
　　14.5.4　錯誤日志
　　14.5.5　根復合體的錯誤跟蹤和報告
　14.6　錯誤處理流程
第15章　PCI Express配置機制及系統(tǒng)枚舉
　15.1　PCI Express的配置空間
　　15.1.1　配置空間的作用
　　15.1.2　配置空間的層次和大小
　　15.1.3　配置空間的布局結(jié)構(gòu)
　15.2　PCI Express的配置訪問機制
　　15.2.1　PCI兼容的配置訪問機制
　　15.2.2　PCI Express增強的配置訪問機制
　　15.2.3　關(guān)于初始的配置訪問的一些時間規(guī)定
　15.3　PCI Express枚舉
　　15.3.1　對具有單個根復合體系統(tǒng)的枚舉
　　15.3.2　對具有多個根復合體系統(tǒng)的枚舉
　15.4　與系統(tǒng)枚舉和系統(tǒng)拓撲有關(guān)的一些問題
　　15.4.1　根復合體和交換開關(guān)內(nèi)的多功能設備
　　15.4.2　嵌入根復合體和交換開關(guān)內(nèi)的端點
　　15.4.3　設備ID的獲知和記憶
第16章　PCI兼容的配置寄存器
　16.1　類型0配置頭標區(qū)
　　16.1.1　用來識別設備驅(qū)動程序的寄存器
　　16.1.2　頭標類型寄存器
　　16.1.3　BIST寄存器
　　16.1.4　能力指針寄存器
　　16.1.5　Card Bus卡信息結(jié)構(gòu)指針寄存器
　　16.1.6　命令寄存器
　　16.1.7　狀態(tài)寄存器
　　16.1.8　基地址寄存器
　　16.1.9　擴充ROM及擴充ROM基地址寄存器
　　16.1.10　中斷線寄存器
　　16.1.11　中斷引腳寄存器
　16.2　類型1配置頭標區(qū)
　　16.2.1　總線號寄存器
　　16.2.2　基本的事務過濾機制
　　16.2.3　橋的IO過濾器
　　16.2.4　橋的可預取存儲器過濾器
　　16.2.5　橋的存儲器映射IO過濾器
　　16.2.6　橋的命令和控制寄存器
　　16.2.7　橋的狀態(tài)和次級狀態(tài)寄存器
　16.3　PCI兼容的能力寄存器組
　　16.3.1　底板和插槽
　　16.3.2　底板/插槽編號有關(guān)的寄存器
　　16.3.3　兩個例子
第17章　PCI Express專用配置寄存器
　17.1　PCI Express能力寄存器組
　　17.1.1　PCI Express能力寄存器
　　17.1.2　設備能力寄存器
　　17.1.3　設備控制寄存器
　　17.1.4　設備狀態(tài)寄存器
　　17.1.5　鏈路能力寄存器
　　17.1.6　鏈路控制寄存器
　　17.1.7　鏈路狀態(tài)寄存器
　　17.1.8　插槽能力寄存器
　　17.1.9　插槽控制寄存器
　　17.1.10　插槽狀態(tài)寄存器
　　17.1.11　根控制寄存器
　　17.1.12　根狀態(tài)寄存器
　17.2　PCI Express的擴展能力寄存器組
　　17.2.1　高級的錯誤報告能力寄存器組
　　17.2.2　虛通道能力寄存器組
　　17.2.3　設備序列號能力寄存器組
　　17.2.4　電源預算能力寄存器組
　17.3　根復合體寄存器塊
附錄A　PCI Express插卡連接器的引腳
附錄B　分類碼
附錄C　高級交換
附錄D　中英文名詞索引
參考文獻