電子系統(tǒng)測(cè)試原理

第1部分 設(shè)計(jì)與測(cè)試  
第1章 測(cè)試綜述  
1. 1 可靠性與測(cè)試  
1. 2 設(shè)計(jì)過(guò)程  
1. 3 驗(yàn)證  
1. 4 測(cè)試  
1. 5 故障及其檢測(cè)  
1. 6 測(cè)試碼生成  
1. 7 故障覆蓋率  
1. 8 測(cè)試類型  
1. 9 測(cè)試應(yīng)用  
1. 10 易測(cè)試性設(shè)計(jì)  
1. 11 測(cè)試經(jīng)濟(jì)  
1. 12 進(jìn)一步研究  
參考文獻(xiàn)  
習(xí)題  
第2章 缺陷. 失效和故障  
2. 1 簡(jiǎn)介  
2. 2 物理缺陷  
2. 3 故障模式  
2. 4 故障  
2. 5 固定型故障  
2. 6 故障列表  
2. 7 橋接故障  
2. 8 短路和開路故障  
2. 9 時(shí)延故障  
2. 10 暫時(shí)失效  
2. 11 噪聲失效  
參考文獻(xiàn)  
習(xí)題  
第3章 設(shè)計(jì)表示  
3. 1 抽象級(jí)  
3. 2 數(shù)學(xué)方程  
3. 3 列表格式  
3. 4 圖形表示  
3. 5 圖  
3. 6 二叉判斷圖  
3. 7 網(wǎng)表  
3. 8 硬件描述語(yǔ)言  
參考文獻(xiàn)  
習(xí)題  
第4章 VLSI設(shè)計(jì)流程  
4. 1 簡(jiǎn)介  
4. 2 CAD工具  
4. 3 算法  
4. 4 綜合  
4. 5 設(shè)計(jì)方法  
4. 6 半定制設(shè)計(jì)  
4. 7 物理設(shè)計(jì)  
參考文獻(xiàn)  
習(xí)題  
第11部分 測(cè)試流程  
第5章 測(cè)試中模擬的角色  
5. 1 簡(jiǎn)介  
5. 2 大型設(shè)計(jì)的模擬  
5. 3 邏輯模擬  
5. 4 模擬方法  
5. 5 時(shí)間模型  
5. 6 故障模擬  
5. 7 故障模擬結(jié)果  
參考文獻(xiàn)  
習(xí)題  
第6章 自動(dòng)測(cè)試碼生成  
6. 1 簡(jiǎn)介  
6. 2 術(shù)語(yǔ)和符號(hào)  
6. 3 D算法  
6. 4 臨界路徑  
6. 5 回溯和扇出重匯聚  
6. 6 PODEM  
6. 7 其他算法  
6. 8 時(shí)序電路測(cè)試  
參考文獻(xiàn)  
習(xí)題  
第7章 電流測(cè)試  
7. 1 簡(jiǎn)介  
7. 2 基本概念  
7. 3 無(wú)故障電流  
7. 4 電流感應(yīng)技術(shù)  
7. 5 故障檢測(cè)  
7. 6 測(cè)試碼生成  
7. 7 深亞微級(jí)技術(shù)的影響  
參考文獻(xiàn)  
習(xí)題  
第III部分 易測(cè)試性設(shè)計(jì)..  
第8章 專用技術(shù)  
8. 1 簡(jiǎn)介  
8. 2 DFT的內(nèi)容  
8. 3 易測(cè)試性分析  
8. 4 初始化及測(cè)試點(diǎn)  
8. 5 易測(cè)試性劃分  
8. 6 易測(cè)試的電路  
參考文獻(xiàn)  
習(xí)題  
第9章 路徑掃描設(shè)計(jì)  
9. 1 簡(jiǎn)介  
9. 2 路徑掃描設(shè)計(jì)  
9. 3 測(cè)試碼產(chǎn)生  
9. 4 測(cè)試碼應(yīng)用  
9. 5 路徑掃描設(shè)計(jì)的例子  
9. 6 存儲(chǔ)設(shè)備  
9. 7 掃描結(jié)構(gòu)  
9. 8 多級(jí)掃描鏈  
9. 9 路徑掃描設(shè)計(jì)的代價(jià)  
9. 10 部分掃描測(cè)試  
9. 11 調(diào)整掃描鏈上的觸發(fā)器  
參考文獻(xiàn)  
習(xí)題  
第10章 邊界掃描測(cè)試  
10. 1 簡(jiǎn)介  
10. 2 傳統(tǒng)電路板測(cè)試  
10. 3 邊界掃描體系結(jié)構(gòu)  
10. 4 測(cè)試訪問(wèn)端口  
10. 5 寄存器  
10. 6 TAP控制器  
10. 7 操作模式  
10. 8 邊界掃描語(yǔ)言  
10. 9 邊界掃描設(shè)計(jì)的代價(jià)  
10. 10 進(jìn)一步研究  
參考文獻(xiàn)  
習(xí)題  
第11章 內(nèi)建自測(cè)試  
11. 1 簡(jiǎn)介  
11. 2 偽隨機(jī)測(cè)試碼生成  
11. 3 響應(yīng)壓縮  
11. 4 抗隨機(jī)碼故障  
11. 5 BIST結(jié)構(gòu)  
參考文獻(xiàn)  
習(xí)題  
第IV部分 特殊結(jié)構(gòu)  
第12章 存儲(chǔ)器測(cè)試  
12. 1 動(dòng)機(jī)  
12. 2 存儲(chǔ)器模型  
12. 3 缺陷和故障模型  
12. 4 存儲(chǔ)器測(cè)試類型  
12. 5 功能測(cè)試方案  
12. 6 存儲(chǔ)器BIST  
12. 7 存儲(chǔ)器診斷與維修  
參考文獻(xiàn)  
習(xí)題  
第13章 FPGA與微處理器的測(cè)試  
13. 1 簡(jiǎn)介  
13. 2 FPGA  
13. 3 FPGA的易測(cè)試性  
13. 4 基于RAM的FPGA的測(cè)試  
13. 5 微處理器  
13. 6 微處理器的測(cè)試  
13. 7 現(xiàn)代微處理器中的DFT特性  
參考文獻(xiàn)  
習(xí)題  
第V部分高級(jí)論題  
第14章 易測(cè)試性綜合  
14. 1 簡(jiǎn)介  
14. 2 易測(cè)試性相關(guān)內(nèi)容  
14. 3 綜合回顧  
14. 4 高級(jí)綜合  
14. 5 測(cè)試綜合方法  
參考文獻(xiàn)  
習(xí)題  
第15章 SOC測(cè)試  
15. 1 簡(jiǎn)介  
15. 2 核的分類  
15. 3 設(shè)計(jì)與測(cè)試流程  
15. 4 內(nèi)核測(cè)試需求  
15. 5 測(cè)試體系結(jié)構(gòu)的概念  
15. 6 測(cè)試策略  
15. 7 進(jìn)一步研究  
參考文獻(xiàn)  
習(xí)題  
附錄A 參考書目  
附錄B 縮寫詞表