SOPC設(shè)計(jì)原理及應(yīng)用：NIOS嵌入式軟核

第1章 概述
1.1 SOPC及其技術(shù)
　1.2 Nios Ⅱ軟核SOPC系統(tǒng)及組件
　1.3 Nios Ⅱ軟核SOPC系統(tǒng)開(kāi)發(fā)環(huán)境
第2章 Nios Ⅱ嵌入式軟核處理器體系結(jié)構(gòu)
　2.1 Nios Ⅱ處理器的實(shí)現(xiàn)
　2.2 Nios Ⅱ的內(nèi)部寄存器
　2.3 Nios Ⅱ的操作模式
　2.4 Nios Ⅱ的異常處理
　2.5 存儲(chǔ)器與外設(shè)
　2.6 處理器復(fù)位狀態(tài)
　2.7 尋址方式與指令集分類
　2.8 JTAG調(diào)試模塊
第3章 Avalon總線規(guī)范
　3.1 Avalon總線概述
　3.2 Avalon信號(hào)
　3.3 Avalon從端口傳輸
　3.4 Avalon主端口傳輸
　3.5 流水傳輸
　3.6 流傳輸模式
　3.7 三態(tài)傳輸
　3.8 突發(fā)傳輸
　3.9 與傳輸無(wú)關(guān)的信號(hào)
　3.10 地址對(duì)齊
第4章 Nios Ⅱ外圍設(shè)備
　4.1 SDRAM控制器
　4.2 CFI控制器
　4.3 EPCS設(shè)備控制器
　4.4 PIO控制器
　4.5 定時(shí)器控制器
　4.6 UART核
　4.7 JTAGUART核
　4.8 SPI核
　4.9 DMA控制器
　4.10 系統(tǒng)ID核
　4.11 PLL核
　4.12 mutex核
第5章 簡(jiǎn)單SOPC硬件系統(tǒng)開(kāi)發(fā)
　5.1 基于NiosⅡ的SOPC硬件系統(tǒng)開(kāi)發(fā)流程
　5.2 SOPC Builder硬件開(kāi)發(fā)環(huán)境介紹
　5.3 簡(jiǎn)單SOPC實(shí)例開(kāi)發(fā)系統(tǒng)需求及任務(wù)
　5.4 創(chuàng)建Quartus Ⅱ工程
　5.5 使用SOPC Builder創(chuàng)建Nios Ⅱ系統(tǒng)模塊
　5.6 集成Nios Ⅱ系統(tǒng)到Quartus Ⅱ工程
　5.7 Quartus Ⅱ工程編譯
　5.8 編程下載
第6章 SOPC軟件開(kāi)發(fā)
　6.1 SOPC軟件開(kāi)發(fā)環(huán)境綜述
　6.2 HAL系統(tǒng)庫(kù)
　6.3 使用NiosⅡIDE建立用戶應(yīng)用程序
第7章 FPGA配置和Flash編程
　7.1 FPGA配置概述
　7.2 Cyclone Ⅱ系列FPGA配置
　7.3 FPGA的配置器件
　7.4 Quartus Ⅱ中FPGA配置的選項(xiàng)
　7.5 FPGA配置調(diào)試技術(shù)
　7.6 IDE Flash Programmer介紹
　7.7 用戶程序引導(dǎo)
　7.8 在IDE模式下使用NiosⅡFlash Programmer
　7.9 板子描述編輯器
第8章 Nios Ⅱ系統(tǒng)深入設(shè)計(jì)
　8.1 異常處理程序的開(kāi)發(fā)
　8.2 緩存和緊耦合存儲(chǔ)器的編程
　8.3 μC/OSⅡ?qū)崟r(shí)操作系統(tǒng)
　8.4 以太網(wǎng)與輕量IP
　8.5 Nios Ⅱ多處理器系統(tǒng)
　8.6 定制Nios Ⅱ用戶指令
　8.7 定制基于Avalon的用戶外設(shè)
第9章 基于Cyclone Ⅱ開(kāi)發(fā)板的SOPC系統(tǒng)開(kāi)發(fā)實(shí)例
　9.1 全彩LED音樂(lè)景觀燈控制系統(tǒng)總體設(shè)計(jì)方案
　9.2 控制系統(tǒng)硬件設(shè)計(jì)與實(shí)現(xiàn)
　9.3 控制系統(tǒng)軟件設(shè)計(jì)
第10章 仿真與調(diào)試
　10.1 使用QuartusⅡSimulator進(jìn)行仿真設(shè)計(jì)
　10.2 使用ModelSim進(jìn)行仿真
　10.3 SignalTapⅡ?qū)崟r(shí)測(cè)試
附錄A Altera CycloneⅡNios Ⅱ?qū)嶒?yàn)開(kāi)發(fā)套件
附錄B CycloneⅡEP2C35實(shí)驗(yàn)開(kāi)發(fā)板
附錄C CycloneⅡEP2C35引腳表
參考文獻(xiàn)