注冊(cè) | 登錄讀書好，好讀書，讀好書！
讀書網(wǎng)-DuShu.com
當(dāng)前位置： 首頁出版圖書科學(xué)技術(shù)計(jì)算機(jī)/網(wǎng)絡(luò)計(jì)算機(jī)輔助設(shè)計(jì)與工程計(jì)算EDA技術(shù)及應(yīng)用實(shí)踐

EDA技術(shù)及應(yīng)用實(shí)踐

EDA技術(shù)及應(yīng)用實(shí)踐

定　價(jià)：￥33.00

作　者： 高有堂 主編，喬建良 等編著
出版社： 清華大學(xué)出版社
叢編項(xiàng)： 高等學(xué)校教材·電子信息
標(biāo)　簽： Protel/EDA
ISBN： 9787302129004 出版時(shí)間： 2006-08-01 包裝： 平裝
開本： 16開 頁數(shù)： 389 字?jǐn)?shù)：  

內(nèi)容簡介

　　全書分為三部分。第1部分是EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)的硬件資源篇，主要介紹了常用可編程邏輯器件的結(jié)構(gòu)、性能指標(biāo)。第2部分是EDA技術(shù)的軟件操作篇，主要介紹了Quartus Ⅱ 5.0軟件工具的基本結(jié)構(gòu)、主要功能以及工具的使用，EDA技術(shù)的發(fā)展和工具的使用，VHDL結(jié)構(gòu)和應(yīng)用實(shí)例。第3部分是EDA技術(shù)的設(shè)計(jì)應(yīng)用篇，通過不同領(lǐng)域的應(yīng)用實(shí)例，使讀者掌握使用可編程邏輯器件解決實(shí)際問題的方法。.本書的編者根據(jù)幾年的教學(xué)實(shí)踐以及全國電子大賽征題與指導(dǎo)和科研實(shí)踐的體會(huì)，從實(shí)際應(yīng)用的角度出發(fā)，編寫了此書。在寫作過程中，著重以培養(yǎng)能力為目標(biāo)，力求通過大量的、覆蓋面廣的實(shí)例，突出本書的實(shí)用性。..本書可作為高等學(xué)校計(jì)算機(jī)、電子類專業(yè)的本科生教材，也可以作為廣大電子設(shè)計(jì)工程師、ASIC設(shè)計(jì)人員和系統(tǒng)設(shè)計(jì)者的參考書。...

作者簡介

　　作者：徐源江蘇小天鵝集團(tuán)副總裁，中國市場學(xué)會(huì)副會(huì)長，中國生產(chǎn)力發(fā)展中心高級(jí)顧問，DMBA。曾在無錫小天鵝公司主管銷售工作，成功地策劃了小天鵝與世界五大名牌結(jié)成戰(zhàn)略聯(lián)盟的活動(dòng)，實(shí)現(xiàn)了外國名牌為小天鵝定制產(chǎn)品的新舉措。徐源曾連續(xù)被評(píng)為無錫市營銷功臣、國內(nèi)十大著名策劃家。具有十多年銷售和物流工作實(shí)踐，并探索了適合中國特色的營銷管理模式。先后應(yīng)邀到北大、清華、政府機(jī)關(guān)及諸多著名企業(yè)作過1000場次以上的報(bào)告，對(duì)于診斷和指導(dǎo)企業(yè)的經(jīng)營有很強(qiáng)的實(shí)用性。特別是應(yīng)邀在日本最高經(jīng)...

圖書目錄

第1部分 硬件資源篇
第1章 電子設(shè)計(jì)自動(dòng)化綜述
1.1 EDA技術(shù)的發(fā)展
1.2 EDA技術(shù)的基本工具
1.3 EDA技術(shù)的基本設(shè)計(jì)思路
1.4 PLD的設(shè)計(jì)流程
習(xí)題
第2章 Altera公司可編程邏輯器件
2.1 Altera器件的命名
2.2 Altera常用器件
2.3 Altera新型器件
習(xí)題
第2部分 軟件操作篇
第3章 Quartus Ⅱ 5.0設(shè)計(jì)軟件
3.1 概述
3.2 Quartus Ⅱ 5.0軟件安裝
3.3 一般設(shè)計(jì)流程
3.4 Quartus Ⅱ 5.0軟件的設(shè)計(jì)操作
3.5 Quartus Ⅱ 5.0設(shè)計(jì)項(xiàng)目的編譯
3.6 Quartus Ⅱ 5.0設(shè)計(jì)項(xiàng)目的仿真驗(yàn)證
3.7 時(shí)序分析
3.8 器件編程
習(xí)題
第4章 VHDL語言程序設(shè)計(jì)
4.1 VHDL語言語法基礎(chǔ)
4.2 VHDL語言的基本結(jié)構(gòu)
4.3 VHDL語言順序語句
4.4 VHDL并行語句
習(xí)題
第3部分 設(shè)計(jì)應(yīng)用篇
第5章 數(shù)字系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
5.1 模為60的計(jì)數(shù)器設(shè)計(jì)與實(shí)現(xiàn)
5.2 時(shí)鐘電路的設(shè)計(jì)與實(shí)現(xiàn)
5.3 狀態(tài)機(jī)電路設(shè)計(jì)與實(shí)現(xiàn)
5.4 半整數(shù)分頻器的設(shè)計(jì)
5.5 UART數(shù)據(jù)接收發(fā)送電路設(shè)計(jì)與實(shí)現(xiàn)
5.6 CPLD在人機(jī)接口中的設(shè)計(jì)與實(shí)現(xiàn)
5.7 并行8255接口電路設(shè)計(jì)與實(shí)現(xiàn)
習(xí)題
第6章 提高電路設(shè)計(jì)效率的常用方法
6.1 引言
6.2 EAB單元的使用
6.3 芯片速度的優(yōu)化
6.4 使用LPM宏單元庫
6.5 提高設(shè)計(jì)效率的綜合應(yīng)用
習(xí)題
第7章 FPGA/CPLD器件的配置
7.1 ByteBlaster配置
7.2 ByteBlasterMV并口下載電纜
7.3 MasterBlaster串行/USB通信電纜
7.4 BitBlaster串行下載電纜
7.5 MCU的快速配置
習(xí)題
第8章 綜合設(shè)計(jì)與功能實(shí)現(xiàn)
8.1 PLD/FPGA系統(tǒng)板的抗干擾設(shè)計(jì)
8.2 電路中毛刺現(xiàn)象的產(chǎn)生及消除
8.3 系統(tǒng)功能下載/配置電路的焊接調(diào)試與功能實(shí)現(xiàn)
習(xí)題
第9章 電子設(shè)計(jì)與競賽指導(dǎo)
9.1 電子電路設(shè)計(jì)方案的選擇
9.2 歷屆電子設(shè)計(jì)競賽題分析
9.3 典型競賽題目設(shè)計(jì)
9.4 競賽論文撰寫
習(xí)題
參考文獻(xiàn)

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) www.shuitoufair.cn 2005-2020, All Rights Reserved.
鄂ICP備15019699號(hào) 鄂公網(wǎng)安備 42010302001612號(hào)