CPLD\FPGA可編程邏輯器件實(shí)用教程

前言
第1章 CPLD/FPGA知識(shí)概述
1.1 CPLD/FPGA簡(jiǎn)述及與傳統(tǒng)設(shè)計(jì)方法的比較
1.2 學(xué)習(xí)意義
1.3 怎樣學(xué)習(xí)
習(xí)題
第2章 PLD/CPLD/FPGA硬件結(jié)構(gòu)
2.1 PLD的結(jié)構(gòu)
2.2 GPLD的結(jié)構(gòu)
2.3 FPGA的結(jié)構(gòu)
2.4 CPLD的“在系統(tǒng)編程”
2.5 Altera公司CPLD芯片EPM7128S及下載電纜公司
2.6 Altera公司CPLD芯片EP1K30介紹及下載電纜
2.7 Lattice公司CPLD芯片LC4128V及下載電纜介紹
2.8 Xilinx公司CPLD芯片XC95108G及下載電纜介紹
習(xí)題
第3章 硬件描述語(yǔ)言VHDL
3.1 實(shí)體、結(jié)構(gòu)體、配置、程序包、庫(kù)介紹
3.2 VHDL數(shù)據(jù)類型
3.3 VHDL數(shù)據(jù)對(duì)象
3.4 VHDL運(yùn)算操作符
3.5 VHDL基本語(yǔ)句
3.6 組合電路、時(shí)序電路
3.7 狀成機(jī)設(shè)計(jì)
習(xí)題
第4章 Altera公司的MAX+PlusⅡ集成開(kāi)發(fā)環(huán)境
4.1 MAX+PlusⅡ軟件的安裝
4.2 MAX+PlusⅡ軟件的使用
4.3 Quartus Ⅲ軟件的安裝
4.4 Quartus Ⅲ軟件的使用
習(xí)題
第5章 Lattice公司的ispLEVER集成開(kāi)發(fā)環(huán)境
5.1 ispLEVER軟件的安裝
5.2 ispLEVER軟件的使用
習(xí)題
第6章 Xilinx公司的WebPACK集成開(kāi)發(fā)環(huán)境
6.1 WebPACK軟件的安裝
6.2 WebPACK軟件的使用
習(xí)題
第7章 VHDL描述語(yǔ)言程序示例
7.1 組合電路
7.2 時(shí)序電路
7.3 狀態(tài)機(jī)
附錄
附錄A VHDL關(guān)鍵字
附錄B STD庫(kù)STANDARD包中定義和數(shù)據(jù)類型
附錄C 部分集成芯片介紹
附錄D 專業(yè)術(shù)語(yǔ)中英文對(duì)照表
附錄E Lattice FPGA產(chǎn)品
附錄F Xilinx FPGA產(chǎn)品
附錄G 硬件描述語(yǔ)言Verilog HDL
附錄H 部分習(xí)題答案
參考文獻(xiàn)