電子技術(shù)自動(dòng)化應(yīng)用技術(shù)

     目 錄
   序
   前言
   第1章 可編程邏輯器件基本原理
    1.1 PLD概述
    1.2 PAL器件
    1.3 GAL器件
   第2章 ISP－PLD
    2.1 ISP器件概述
    2.2 高密度ISP－PLD原理
    2.3 低密度ISP－PLD原理
    2.4 ISP－GDS原理
    2.5 Lattice 公司ISP－PLD器件性能
   第3章 EPLD
    3.1 EPLD概述
    3.2 EPLD結(jié)構(gòu)原理
    3.3 ALTERA公司EPLD器件性能
   第4章 CPLD
    4.1 CPLD概述
    4.2 CPLD結(jié)構(gòu)原理
    4.3 ALTERA公司CPLD器件性能
   第5章 FPGA器件
    5.1 FPGA概述
    5.2 FPGA結(jié)構(gòu)原理
    5.3 FPGA的配置模式
    5.4 FPGA的開(kāi)發(fā)
    5.5 Xilinx公司FPGA器件性能
   第6章 EDA技術(shù)綜述
    6.1 EDA發(fā)展回顧
    6.2 EDA系統(tǒng)構(gòu)成
    6.3 EDA工具發(fā)展趨勢(shì)
   第7章 VHDL
    7.1 標(biāo)識(shí)符數(shù)據(jù)對(duì)象數(shù)據(jù)類別及屬性
    7.2 運(yùn)算符
    7.3 VHDL基本概念
    7.4 并行語(yǔ)句
    7.5 順序語(yǔ)句
    7.6 描述風(fēng)格
    7.7 基本邏輯電路設(shè)計(jì)
   第8章 ISPSynarioSystem操作指南
    8.1 概述
    8.2 ABEL－HDL語(yǔ)法規(guī)則及編程
    8.3 ISPSynarioSystcm開(kāi)發(fā)工具
   第9章 MAX＋plus ll操作指南
    9.1 概述
    9.2 MAX＋plusll操作指南
   第10章 數(shù)字系統(tǒng)設(shè)計(jì)
    10.1 數(shù)字系統(tǒng)的基本概念
    10.2 數(shù)字系統(tǒng)設(shè)計(jì)步驟
    10.3 寄存器傳輸語(yǔ)言（RTL）
    10.4 算法狀態(tài)機(jī)（ASM）
   參考文獻(xiàn)